实验五 数据选择器及应用

《实验五 数据选择器及应用》由会员分享，可在线阅读，更多相关《实验五 数据选择器及应用（5页珍藏版）》请在金锄头文库上搜索。

1、 58 实验五 数据选择器及应用 实验目的实验目的实验目的实验目的 1、掌握数据选择器的工作原理及逻辑功能。 2、熟悉 74LS153 和 74LS151 的管脚排列和测试方法。 3、学习用数据选择器构成组合逻辑电路的方法。 实验仪器及元器件实验仪器及元器件实验仪器及元器件实验仪器及元器件 THD-1 型数字电路实验箱，数字万用表，双踪示波器，集成电路（74LS00 四-2 输入与非门、4LS32 四-2 输入或门、4LS86 四-2 输入异或门、 74LS153双四选一数据选择器、74LS151 八选一数据选择器） ，信号线（电缆） ，各种导线。 实验任务实验任务实验任务实验任务 1、用双四

2、选一数据选择器 74LS153 实现一位全减器。 2、用双四选一数据选择器 74LS153 设计一个四位奇偶校验器。 3、用八选一数据选择器 74LS151 设计一个多数表决电路。 4、用 Multisim8 进行仿真，并在实验仪器上实现。 实验原理实验原理实验原理实验原理 数据选择器又称多路转换器或多路开关，其功能是在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共输出端。数据选择器的功能类似一个多掷开关， 如图 4-23 所示， 图中有四路数据 D0 D3通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端 Y。 一个 n 个地址端的数据

3、选择器，具有 2n个数据选择功能。例如：数据选择器（74LS153） ，n = 2，可完成四选一的功能；数据选择器（74LS151） ，n = 3，可完成八选一的功能。 1、双四选一数据选择器 74LS153 所谓双 4 选 1 数据选择器就是在一块集成芯片上有两个 4 选 1 数据选择器。集成芯片引脚排列如图A1 A0 地址码 D0 D1 D2 D3 数据输入 Y 输出 图 4-23 四选一数据选择器4-24 74LS153 引脚排列 2159 4-24，功能如表 4-10 所示。 表 4-10 S1、S2为两个独立的使能端；A1、A0为公用的地址输入端；1D01D3和 2D02D3分别为两

4、个 4 选 1 数据选择器的数据输入端；Q1、Q2为两个输出端。 （1）当使能端S1（S2）1 时，多路开关被禁止，无输出，Q 0。 （2）当使能端S1（S2）0 时，多路开关正常工作，根据地址码 A1、A0的状态，将相应的数据 D0D3送到输出端 Q。 如：A1A000 则选择 DO数据到输出端，即 Q D0。 A1A001 则选择 D1数据到输出端，即 QD1，其余类推。 数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。 2、八选一数据选择器 74LS151 74LS151 为互补输出的 8 选 1 数据选择器， 集成芯片引脚排列如图 4-25，功能如表

5、 4-11 所示。 选择控制端（地址端）为 A2A0，按二进制译码，从 8 个输入数据 D0D7中，选择一个需要的数据送到输出端 Q，S为使能端，低电平有效。 （1）使能端S1 时，不论 A2 A0状态如何，均无输出（Q0，Q1） ，多 路开关被禁止。 （2）使能端S0 时，多路开关正常工作，根据地址码 A2、A1、A0的状态选 择 D0 D7中某一个通道的数据输送到输出端 Q。 如：A2A1A0000，则选择 D0数据到输出端，即 QD0。 如：A2A1A0001，则选择 D1数据到输出端,即 QD1，其余类推。 3、数据选择器的应用 数据选择器的应用很广，它可以作二进制比较器、二进制发生器

6、、图形发生电输 入 输 出 S A1 A0 Y 1 0 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 YY图 4-25 74LS151 引脚排列 60 路、顺序选择电路等。 表 4-11 在应用中， 设计电路时可以根据给定变量个数的需要， 选择合适的多路选择器来完成，具体设计步骤如下： （1）根据所给出组合逻辑函数的变量数，选择合适的多路选择器。一般是两个变量的函数选双输入多路选择器， 三变量的函数选四输入多路选择器， 四变量的函数选八输入多路选择器。 （2）画出逻辑函数的卡诺图，确定多路选择器输入端和控制端与变量的连接形式，画出组合电路图。 例 1：用双四选一数据选

7、择器 74LS153 实现一位全加器。 解：根据全加器真值表，可写出和 S，高位进位 CO 的逻辑函数，分别为： ABCICIBACIBACIBACIBAS+= ()ABCIBABCIAABCIBACO+=+= A1A0作为两个输入变量，即加数和被加数 A、B，D0D3为第三个输入变量，即低位进位 CI，1Y 为全加器的和 S，2Y 全加器的高位进位 CO，则可令数据选择器的输入为： ,1AA = BA =0,1130CIDD= CIDD=2111 , 020=D , 123=D CIDD=2122 其逻辑电路如图 4-26 所示。 输 入 输 出 S A2 A1 A0 Y Y 1 0 1 0

8、 0 0 0 D0 D0 0 0 0 1 D1 D1 0 0 1 0 D2 D2 0 0 1 1 D3 D3 0 1 0 0 D4 D4 0 1 0 1 D5 D5 0 1 1 0 D6 D6 0 1 1 1 D7 D7 21B CI CI S CO +5V A 图 4-26 用 74LS153 实现全加器逻辑图 61 例 2：用 8 选 1 数据选择器 74LS151 实现函数CBCABAY+= 解：采用 8 选 1 数据选择器 74LS151 可实现任意三输入变量的组合逻辑函数。 作出函数 Y 的功能表， 如表 11 所示， 将函数 Y 功能表与 8 选 1 数据选择器的功能表相比较，可知

9、（1）将输入变量 C、B、A 作为 8 选 1 数据选择器的地址码 A2、A1、A0。 （2）使 8 选 1 数据选择器的各数据输入 D0D7分别与函数 Y 的输出值一一相对应。 即：A2A1A0CBA， D0D70， D1D2D3D4D5D61 则 8 选 1 数据选择器的输出 Y 便实现了函数。接线图如图 4-27 所示。 实验内容与步骤实验内容与步骤实验内容与步骤实验内容与步骤 1、用双四选一数据选择器 74LS153 实现一位全减器。输入为被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。写出设计过程，画出逻辑图。用 Multisim8 进行仿真，分析仿真结果。在实验仪器

10、上进行验证。 2、用双四选一数据选择器 74LS153 设计一个四位奇偶校验器。要求：含有奇数 1 时，输出为“1”，含有偶数个 1 时（包含 0000）输出为“0”。写出设计过程，画出逻辑图。用 Multisim8 进行仿真，分析仿真结果。在实验仪器上进行验证。 3、用八选一数据选择器 74LS151 设计一个多数表决电路。该电路有三个输入端 A、B、C，分别代表三个人的表决情况。“同意”为 1 态，“不同意”为 0 态，当多输 入 输 出 C B A Y 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 表 12

11、 函数CBCABAY+=功能表 Y Y 图 4-27 用 8 选 1 数据选择器实现 CBCABAY+= 62 数同意时， 输出为 1 态， 否则输出为 0 态。 写出设计过程， 画出逻辑图。 用 Multisim8进行仿真，分析仿真结果。在实验仪器上进行验证。 实验报告要求实验报告要求实验报告要求实验报告要求 1、列写实验任务的设计过程，画出设计的逻辑电路图，并注明所用集成电路的引脚号。 2、拟定记录测量结果的表格。 3、总结 74LS153、74LS151 的逻辑功能和特点。 4、总结用数据选择器实现组合逻辑电路的方法。 预习要求预习要求预习要求预习要求 1、复习组合逻辑电路的分析方法及设计方法。 2、了解数据选择器的原理及功能。 3、按本次实验内容及要求设计电路，列出表格。