高级基准电压ic设计

《高级基准电压ic设计》由会员分享，可在线阅读，更多相关《高级基准电压ic设计（9页珍藏版）》请在金锄头文库上搜索。

1、 高级基准电压 Vbandgap IC 设计 何希见 厦门晶尊微电子科技有限公司青岛分公司 档案号： 内容提要内容提要在本文中， 主要讨论在 CMOS 技术中基准产生的设计， 着重于公认的“带隙”技术，即是与电压，温度变化无关的基准电压。即是与电压，温度变化无关的基准电压。 关键词关键词电压基准，电流基准，正负温度系数电压，带隙基准，运算放大器，同相比例运放 一、 前言一、 前言 模拟电路广泛地包含电压基准和电流基准。这种基准是直流量，它与电源和工艺参数的关系很小， 但与温度的关系是确定的。例如，一个差分对的偏置电流就必须根据基准产生，因为它会影响到电路的 电压增益和噪声。在像 A/D 和 D

2、/A 转换器这样的系统中，也需要基准来确定其输入或输出的全程范围。 所以产生基准的目的是建立一个与电源和工艺无关、具有确定温度特性的直流电压或电流。在大多 数应用中，所要求的温度关系采取下面三种形式中的一种： 与绝对温度成正比（PTAT）; 常数 Gm 特性，即就是一些晶体管的跨导保持常数; 与温度无关。 二、 与电源无关的偏置二、 与电源无关的偏置 与电源无关的偏置主要有电流和电压，这二者不会随电源 VDD 的变化而改变，即使是在电源上电 或掉电的过程这二个偏置都是保持常数，当然前提是要电源 VDD 处于低频变化。 举个例子，在 IC 设计中有这样的情况，当 VDD 由 3V 到 5V 范围

3、变化时，常常会要求基准电压或 电流随 VDD 的变化不动而给 OPAMP，OSC 等电路所用。所以电流基准常常要用到镜像电流，而电压基 准要用到恒定电压 1.25V(简称 Bandgap 电压)，以至通过放大器经过同相/反相比例运算放大到更高的电 压值。 三、 与温度无关的基偏三、 与温度无关的基偏 如果将两个具有相反温度系数（TCs）的量以适当的权重相加，那么结果就会显示出零温度系数。 例如，对于随温度变化向相反方向的电压 V1和 V2来说，选取 a1 和 a2 使得 a1 V1/ T+a2 V2/ T=0， 这样就得到了具有零温度系数的电压基准，Vref=a1V1+a2V2。 在半导体工艺

4、中，双极晶体管的特性参数被证实有最好的正温度和负温度系数，而 MOS 管的正温度 和负温度系数特性较差。 四、 负温度系数电压 四、 负温度系数电压 三极管的 BE 极间的电压或二极管的 PN 结的正向电压具有负温度系数，下面推出三极管的负温系数表达式：IcIc=IsIsexp(Vbe/Vt)，其中 Vt=KT/q，饱和电流 Is 正比于 ukTn2i,其中 u 为少数载流子的迁移率，ni 为硅的本征载流子浓度，k 为波尔兹曼常数。这些参数与温度的关系是成正比的。在常温 300K 下，Vt=26mv。 经过一系列的公式推论出三极管的 BE 结电压与温度的关系如下： Vbe/T=Vbe-(4+m

5、)Vt-Eg/q/T， 其中 m=-3/2，Eg=1.12eV。如当 Vbe=750mv，T=300K 时，Vbe/T=-1.5mV/K。 五、 正温度系数电压五、 正温度系数电压 本人经过一发现，如果两个双极晶体管工作在不相等的电流密度下，那么它们的 Vbe 之差就与绝对温度成正比， 如图： 推出如下公式：vbe=Vbe1-Vbe2 = Vt ln(NI0/Is)-Vt ln(I0/mIs) = Vt ln(mn) = kT/q ln(mn) 所以有Vbe/T=Vt ln(mn) = (k/q)ln(mn)，这个温度系数与集电流 Ic 和温度都无关，并且是正温度系 数。 六、 带隙基准六、

6、带隙基准(vbandgap) 利用上面四和五所述的正、负温度系数的电压，就可以设计出一个令人满意的零温度系数的基准电 压，该基准电压在 IC 设计中简称 VBandgap。 如果有公式 Vbandgap=a1Vbe+a2(Vtlnn)成立，Vtlnn 是工作在不同电流密度下的双极晶体管的 Vbe 之差值。那么如何选择 a1 和 a2 呢？因为在室温下Vbe/T=-1.5mV/K，然而Vt/T=k/q=+0.087mV/K， 所以令 a1=1，选择 a2lnn 使得（a2lnn）(0.087mV/K)= 1.5mV/K，也就是 a2lnn=17.2，表明零温度系数的 基准为： Vbandgap=

7、a1Vbe+a2(Vtlnn) = Vbe+17.2 Vt =1.25V（因为 IC 制造工厂的 Vbe 为一个定值 600mV 800mV） 。 七、 与七、 与 CMOS 工艺兼容工艺兼容 Bandgap 的实现的实现 现在的 IC CMOS 工艺大多数都是在 p 型衬底上做 pnp 或 diode， 都是把 pnp 或 diode 做在 nwell 中，如图： 以这种 p-sub,nwell 制成的 pnp 三极管的 C 极一定要接 IC 的最低电位 GND，如果把 C，B 极相接起来就是普通的 P/N 结 diode 的做法，在后面电路中出现的一个 pnp 的 E 极面积为 10UM

8、X 10UM=100UM2。 八、 设计本八、 设计本 IC 的的 rule 现在制造 IC 的 rule 的最小 poly length 已达到 0.1uM，甚至还要小。考虑到成本因素，本 IC 采用台 湾 EPISIL 芯片制造工厂的 0.5UM RULE 制成，该 rule 的参数如下表格： 参数的符号 参数的描述 nmos pmos 单位 Vt0 Vbs=0V 的开启电压 0.78 -1.05 V Kp/Kn 饱和时的定量参数 118 -31 UA/ V2 gamma 衬底电压开启定量参数 0.4 -0.57 V1/2 lambda 通道调制系数 0.01 -0.015 V-1 phi

9、 s-sub 反偏时的表面电势 -0.7 +0.8 V 九、 放大运算器九、 放大运算器 opamp 的设计及线路图的设计及线路图 要产生一个任意伏值的 Vbandgap 电压，少不了一个运算放大器 OPAMP，因此本人设计了一个二级 的OPAMP， 在设计此OPAMP时， 应要考虑VDD的耗电流不要太大， 从下图中可以看出Ivdd(max)=50UA。 在该图中 pmos 编号为 1 和 2 的 sub 端应要和它们的 S 端相接，以减少 Vtp 的开启值，而 nmos 编号为 3 和 4，5，6,7 的 W/L 的比例尽量做大，以使它们在饱和时的 Von 值更小，这样使 VDD 由 5 低

10、到 3V 时， 该 OPAMP 还能正常工作。 另外，应要把所有的 pmos 和 nmos 最小 L 值做大以减少沟道效应产生的负面影响，而电阻 R0 和电 容 Cc 起相位补偿作用，一般电容的取值为 3-5PF，R0 的取值由电流 Im7 决定，在用公式算出来 R0 的 值后， 请把 R0 的值再调大 1.5-2 倍左右， 这样使 opamp 的相位补偿效果会更好， 而不会产生如振荡现像。 为了提高 opamp 的 GB 频率带宽和 V、V的共模输入电压范围(ICMR)，请把 pmos 编号为 1 和 2 的 W/L 比值做得要大，这样做的好处还可以减小输出噪音对输入信号的影响。 此 opa

11、mp 的所有推算公式如下： nmos 饱和的 Von：Von(m3)=Von(m4)-Von(m7)=(2Im6/KnS3)0.5 pmos 饱和的 Von：Von(m5)=Von(m6)=(2Im6/KpS6)0.5 相位补偿电阻：R=(CL+Cc)/(Gm7*Cc)，Gm7=(2Im7*Kn*S7)，其中 S=W/L,CL=0PF。 相位补偿电容：Cc=Im5/SR，SR 为 opamp 的输出电压翻转率 共模输入电压范围：ICMR=0V to VDD-(Vtp+Von(m1)+Von(m3)V 交流放大倍数：Av=2Gm2Gm7/(I5(lambda2+lambda4)(lambda6+

12、lambda7) 交流频率带宽：GB=Gm1/Cc 代入线路图中的各种相关值可以求出 opamp 的电压放大倍数 Av=1.6K,GB=4MEG HZ，0DB 时的相片补 偿为 75 度，共模输入电压为-0.7V to (VDD-1.25)V 以下的波形图是用 HSPICE 模拟出来的，可能和实际 IC 的波形图略有差出。 运算放大器 opamp 的线路图 运算放大器 opamp 的线路图 运算放大器 opamp 的交流分析相位补偿图 运算放大器 opamp 的交流分析相位补偿图 运算放大器运算放大器 opamp 交流分析的放大倍数和交流分析的放大倍数和 GB 图图 十、 十、 Bandgap

13、 线路及分析线路及分析 工作原理：当 VDD 在低频率由 3V 到 5V 由正向或反向变化时，VBGP=1.25V 不会随 VDD 的变化 而变动，另外 VBGP=1.25V 也不会在不同的温度条件下而变动，这就是 Bandgap 的最基本含义，有了这 个VBGP=1.25V后， 可以把此电压经过运算的同相比例放大到更高的电压值。 如下图中的V1875为VBGP 经过同相比例放大的值，用公式得出 V1875=VBGP * 1+RF/(R2_+R2)，所以可以调节 1+Rf/(R2+R2_)的 比 值 ， 而 使V1875的 电 压 是 一 个 比VDD小 于0.4V的 恒 定 电 压 值 ，

14、本 图 中 的 V1875=1.25V*1+40K/(40K+40K)=1.875V。 值得注意的是 RF,R2 和 R2_的阻值不要做得太小，如果太小会由于 opamp 所提供的驱动电流不够， 而发生 opamp 的输出信号失真的现像，那样的话 V1875 就可能不是 1.875V 了，所以 RF+R2+R2_的总阻 值应要=V1875/Iopamp(max)=1.875V/30UA=62.5K，本图取 120K 很合理。另外在 layout 本图中所有的 电阻和电容时， 请一定要把它们的值做得精确， 本 rule 中的电阻和电容都是采用 BN+做的， 应非常精确。 由于电压 VBP1 和

15、VDD 的电压之差是一个恒定值，所以可以把 VBP1 提供给其它电路用，以产生 不同值的恒定电流（即不会随 VDD 变化而变化） ，如 opamp 中所用到的恒定 50UA 电流就是用 VBP1 接 上 pmos 的 gate 所得到的。 此电路图中左边有框的线路为启动电路，以防止 Bandgap 电路进入错误的锁定状态。另外此电路消 耗 VDD 最大电流为 90UA。为了使 Vbgp 端的 1.25V 电压不受外界线路的干扰，故在 Vbgp 到 gnd 上并 接了一个 10PF 的电容。 分析如下：分析如下： Vce(q1)=Vt*Ln(Ic1/Is)，Vce(q2)= Vt*Ln(Ic2/

16、mIs)，Vce(q3)=Vt*Ln(Ic3/Is)，其中 Ic1=Ic2=Ic3=10UA， NMOS为F81,F83的DRAIN端 电 压 相 同 ， 所 以 有 电 阻 为F61的 电 流 为 Vce(q1)-Vce(q2)/Rf61=Vt*Ln(m)/Rf61，在这儿 m=Q2 与 Q1 的 E 极面积之比，取 m=10 和 Rf61=6K 就 可以求出 Imf104=Imf108=Imf100 的电流值 10UA， 另外 VBGP=Vce(q3)+Rf53*Im100=Vce(q3)+Vt*Ln(m)*Rf53/Rf61，由于与温度电压无关的公式为：Vref=Vbe+K*Vt,式中 K 为常数约为 21， Vt=26mv 也是常数， 故 Ln(m)Rf53/Rf61 的值应也取成这个常数， 所以线路中的取值都完全正确。 值得注意的是此图中做了 dummy 电阻， 以为 layout 改版