《[信息与通信]QUARTUS操作简介》由会员分享，可在线阅读，更多相关《[信息与通信]QUARTUS操作简介（36页珍藏版）》请在金锄头文库上搜索。
1、QURATUSQURATUS1 QUARTUS简介 QuartusII是著名FPGA厂商Altera公司提供的 FPGA/CPLD开发集成环境，属于平台化设计工 具。用户可以在QuartusII中实现整个数字集成电 路的FPGA设计流程。QuartusII在21世纪初推 出，是Altera前一代FPGA/CPLD集成开发环境 MAX+plus II的更新换代产品，其界面友好，使用 便捷。在Quartus II上可以完成设计输入、HDL综 合、布线布局（适配）、仿真和下载和硬件测试 等流程，它提供了一种与结构无关的设计环境， 使设计者能方便地进行设计输入、快速处理和器 件编程。 Quartus
2、II 提供了完整的多平台设计环境，能满 足各种特定设计的需要，也是单芯片可编程系统 （SOPC）设计的综合性环境和SOPC开发的基本 设计工具，并为AlteraDSP开发包进行系统模 型设计提供了集成综合环境。Quartus II设计工具 内部嵌有VHDL、Verilog逻辑综合器。Quartus II 也可以利用第三方的综合工具，如Leonardo Spectrum、Synplify Pro、FPGA Complier II，并 能直接调用这些工具。同样，Quartus II具备仿真 功能，同时也支持第三方的仿真工具，如 ModelSim。此外，Quartus II与MATLAB和DSP B
3、uilder结合，可以进行基于FPGA的DSP系统开 发，是DSP硬件系统实现的关键EDA工具。 Altera的Quartus II提供了完整的多平台涉及环 境，能够满足各种特定设计的需要： 综合器：Quartus II内嵌有VHDL、Verilog逻辑综 合器，并可以直接调用第三方综合工具，如 Leonardo Spectrum、Synplify Pro、FPGA Compiler II等。 编译器：Quartus II包括了模块化的编译器，其 包含的功能模块有分析/综合器（Analysis & Synthesis）、适配器（Fitter）、装配器 （Assembler）、时序分析器（Tim
4、ing Analyzer）、设计辅助模块（Design Assistant）、EDA网表文件生成器（EDA Netlist Writer）和编辑数据接口（Compiler Database Interface）等。可以通过选择Start Compilation 来运行所有的编译器模块，也可以选择Start单独 运行各个模块。 仿真器：Quartus II具备仿真功能，同时也支 持第三方的仿真工具，如ModelSim。 DSP：Quartus II与MATLAB和DSP Builder结 合，可以进行基于FPGA的DSP系统开发。 LPM：Quartus II还包含了很多LPM(Library
5、of Parameterized Modules)模块，可以在复杂数字 系统或SOPC设计中使用。Altera提供的LPM函数 均基于Altera器件的结构作了优化设计，必须使用 宏功能模块才可以使用一些Altera特定器件的硬件 功能。 HDL：Quartus II支持的硬件描述语言包括 VHDL、Verilog HDL和AHDL(Altera HDL)。 混合输入：Quartus II允许来自第三方的EDIF 文件输入，并提供了很多EDA软件接口，同时支 持层次化设计，可以在一个新的编辑输入环境中 对使用不同的输入设计方式完成的模块（元件） 进行调用，从而解决了原理图与HDL混合输入的 设
6、计问题。 图中所示的上排是Quartus II编译设计主控 界面，它显示了Quartus II自动设计的各主 要处理环节和设计流程，包括设计输入编 辑、设计分析与综合、适配、编程文件汇 编（装配）、时序参数提取以及编程下载 几个步骤。在图下排的流程框图，是与上 面的Quartus II设计流程相对照的标准的 EDA开发流程。2 QUARTUS基本使用方法 原理图输入 图形化界面易上手，明晰易读，易模块化设计 需已有IP模块的支持，不易修改 HDL文本输入 掌握核心设计，易于修改和维护 不利于大规模系统的设计QUARTUSHDL文本输入法 1、Quartus文本输入 基于基于Verilog语言语
7、言新建一个工程新建一个工程新建一个文件新建一个文件 选择选择Verilog HDL文档文档2 2、QuartusQuartus编译编译Full compilationAnalysis & SynthesisFitterAssemblerTiming Analysis执行完全编译执行完全编译出错修改出错修改如有错误产生，通过编译产生的错误信息，双击 某一错误信息，在程序中确定错误位置，并进行 修改。完成后重新保存，再进行编译，直到成功 为止。如有错误产生，通过编译产生的错误信息，双击 某一错误信息，在程序中确定错误位置，并进行 修改。完成后重新保存，再进行编译，直到成功 为止。3 3、Quart
8、usQuartus仿真仿真 自带波形仿真功能自带波形仿真功能自带波形仿真功能自带波形仿真功能新建仿真波形文件新建仿真波形文件仿真波形生成仿真波形生成4 4、QuartusQuartus分配引脚分配引脚 实例芯片实例芯片实例芯片实例芯片EP1K30TC144EP1K30TC144- -3 3方法一方法一 单击进入引脚分配界 面。单击进入引脚分配界 面。 双击双击to下的空白处弹 出下拉菜单，并选择 相应的引脚。下的空白处弹 出下拉菜单，并选择 相应的引脚。根据根据EDA/SOPCEDA/SOPC技术实验讲义技术实验讲义P142P142，“ “适用于适用于QuartusQuartus 的部分引脚对
9、照表的部分引脚对照表” ”中，中，GWAK30/50GWAK30/50 EP1K30/20/50TQC144EP1K30/20/50TQC144的信号名与引脚号，根据的信号名与引脚号，根据P133P133- -P138P138 所选取的工作模式及引脚作用确定引脚号。所选取的工作模式及引脚作用确定引脚号。方法二方法二 单击进入引脚分配界面单击进入引脚分配界面 可以采取类似可以采取类似Max-plus 的引脚拖拽分配方法。 的引脚拖拽分配方法。5 5、QuartusQuartus下载下载 针对针对针对针对GW48GW48- -PK2PK2设置下载参数设置下载参数打开下载界面打开下载界面设置下载电缆和设置下载电缆和JTAGJTAG链链开始下载开始下载 打开实验箱电源，各开关、跳线、模式设置好后开始下 载。打开实验箱电源，各开关、跳线、模式设置好后开始下 载。
