《[工学]计算机接口与微机原理-第4-5周-并行接口8255A》由会员分享，可在线阅读，更多相关《[工学]计算机接口与微机原理-第4-5周-并行接口8255A（97页珍藏版）》请在金锄头文库上搜索。
1、v基本特性v内部结构v引脚图v操作功能表v工作方式通用可编程 并行I/O接口芯片8255Av控制字v方式0-简单输入/输出v方式1-选通输入/输出v方式2-双向输入/输出中山大学 信息科学与技术学院 陈任2/57并行接口和串行接口pI/O接口是微机系统与外设交换数据的桥梁p并行接口 是将CPU输出的字或字节数据，通过n位（字/字节）数据线传输给外 设，或接收外设输入的字或字节数据。 数据传输率高，传输成本和维护成本较高，适用于传输距离短的情 况。 典型的并行接口标准有IEEE 488，Centronics并行打印机接口等p串行接口 是将CPU输出的字节数据在接口中转换为串行数据逐位发送给外设
2、（外设需有相同的串行接口和时钟），或逐位接收外设输入的数据或 将其转换为并行数据供CPU读取。 适用于外设和微机系统接口间的距离较远时3/57并行打印机接口p在并行接口上，计算机送出的待打印数据和打印格式控制符等，都是 以ASCII字符形式，经8根并行数据线传送给打印机的。pCentronics标准，传输距离为1.5米。在PC机一侧采用标准25针D型 插座，与RS-232串行口的DB25插座外形相同；在打印机一侧采用36 芯的AMP CHAPM36双排插座。p除8位数据线外，接口中至少还有选通（STROBE）、忙碌 （BUSY）、应答（ACKNLG）等信号。pMS-DOS赋予并行口的逻辑设备名
3、为LPT，若有一个以上的并行口， 默认LPT1为打印机口。4/575/57并行接口电路p按工作原理可分为可编程接口和不可编程接口p可编程接口 具有在不改变接口电路的情况下，通过软件编程改变接口所实现的逻 辑功能。 一般由数据总线缓冲器，控制寄存器，状态寄存器，数据缓冲锁存器 等组成pIntel 8255A是可编程I/O编程接口，通用性强，编程方便p不可编程接口 逻辑功能确定后，即无法改变。6/577/578255A的基本特性p三个并行口 A口(8位)，B口(8位)，C口(2个4位)p三种工作方式 方式0，方式1，方式2p三种数据传送方式 无条件传送，查询方式，中断方式pC口多用途 可以作为数据
4、端口，控制端口，可按位控制8/578255A的引脚图(1)40针引脚包含3个8位端口，共24针，用于输入输出 与外设相连8位数据引脚，与系统数据总线相连6位控制信号2位电源和接地9/578255A的内部结构面 向 C P U 的 信 号面 向 外 设 的 信 号A组 端口A （8）A组 端口C 上半部 （4）B组 端口C 下半部 （4）B组 端口B (8)I/O PA7PA0I/O PC7PC4I/O PC3PC0I/O PB7PB0A组 控制B组 控制数据 总线 缓冲器读/写 逻辑 控制D7-D0RDWR A0A1RESETCS+5V GN D电 源8位内部 数据总线双向数据总线10/578
5、255A的基本特性p数据端口A、B、C，通过外部的24根引脚与外设交换数据或通信。pA、B两组控制逻辑 根据CPU的编程命令控制8255A的电路，内部有控制寄存器。 A组控制逻辑管理端口A和端口C的上半部分（PC7PC4） B组控制逻辑管理端口B和端口C的下半部分（PC3PC0）p数据总线缓冲器 双向三态的8位缓冲器，用作8255A和系统数据总线之间的接口，与8 位数据总线D7D0相连。p读/写控制逻辑 管理内部或外部数据信息、控制字或状态字的传送过程11/578255A的引脚图(2)12/578255A的引脚说明(1)pCS#: 片选信号，输入低电平时允许8255A与CPU通信。pRD#:
6、读信号，输入低电平时允许8255A通过数据总线发送数据或 状态信息给CPU。pPort-internal data bus-system data bus-CpupWR#: 写信号，输入低电平时允许CPU通过数据总线向8255A写入 控制字或数据。pCpu-system data bus-internal data bus-portpD7D0: 数据总线。该信号引脚为双向三态，用于连至系统数据总 线 。13/578255A的引脚说明(2)p A0,A1: 端口选择信号。这两个输入信号与RD#,WR#信号一起读 写完成三个端口之一或读写控制字。一般连至地址总线的最低有效 位A0和A1 。8255
7、A有三个数据端口（A、B、C）和一个控制字寄存器端口。p RESET: 复位信号。该输入信号为高电平时将控制寄存器初始化为 9BH(所有端口被设置为方式0和输入模式)，并开启总线保持电路。 位于8255A内部的“总线保持”电路将保持每个端口所有输入均为 逻辑1和最大400微安的保持电流 。B10C0110A0PortA1控制字寄存器1A014/578255A的引脚说明 (3)n端口A: 一个8位数据输出锁存器/缓冲器和一个8位数据输入锁存 器。A端口作为输入或输出时数据均能锁存。n端口B: 一个8位数据输出锁存器/缓冲器和一个8位数据输入缓冲器。B端口输出时能锁存，输入时不能锁存。n端口C:
8、一个8位数据输出锁存器/缓冲器和一个8位数据输入缓冲器。该 端口可以被划分为两个4位端口。每个4位端口包含一个4位锁存器，可 以配合端口A和端口B使用，作为控制信号输出和状态信号输入。C端口同样无输入锁存功能。15/578255A的 操作功能表16/578255A的工作方式8255A有三种可编程工作方式：方式0 简单输入/输出。按查询 方式工作；端口A，B，C均 可使用方式0。方式1 选通输入/输出。按查询 或中断方式工作；端口A ，B 可设置为方式1方式2 选通双向总线输入/输出 。按查询或中断方式工作。 只有A端口可设置为方式2。17/57方式选择控制字D7D6D5D4D3D2D1D0=1
9、 控制字标志A组方式选择 00-方式0 01-方式1 1X -方式2端口A控制 1 - 输入 0 - 输出端口C高4位控制 1 - 输入 0 - 输出端口C低4位控制 1 - 输入 0 - 输出端口B控制 1 - 输入 0 - 输出B组方式选择 0 - 方式0 1 - 方式1 A组B组方式选择控制字 9BH=10011011B 所有端口均为方式0和输入模式18/57举例：8255A初始化编程命令字例：设端口A工作为方式0输入，端口B工作为方式1输出MOV DX, CS+3 ;8255A控制寄存器端口地址，8255A内部寄存 器选择信号A1A0同系统地址总线A1A0连接，下同 MOV AL,10
10、010100B OUT DX,AL ;8255A端口A工作在方式0，输入，端口C高4 位输出；端口B工作在方式1，输出，端口C低4位输入19/57位设置控制字C口的置位/复位功能D7 D6 D5 D4 D3 D2D1 D0=0 控制字标志未用000 - PC0 001 - PC1 .111 - PC71 -置位 0 - 复位置位/复位引脚编码端口C的数位常用作控制或应答信号，通过对8255A的控制口写入 置位/复位控制字，可以使端口C的任意一个引脚的输出单独置1或 置0，或者为应答式数据传送发出中断请求信号。20/57示例1 设一片8255A的端口地址为60H63H，PC5平时为低电 平，要求
11、从PC5的引脚输出一个正脉冲。可以用程序先 将PC5置1，输出一个高电平，再把PC5清0，输出一个 低电平，结果，PC5引脚上便输出一个正脉冲。 参考程序如下：MOV AL, 00001011B OUT 63H, AL ;置PC5为高电平 MOV AL,00001010B OUT 63H,AL ；置PC5为低电平21/57端口C置1/置0命令对端口C执行置1或置0命令，需注意以下几个问题：1、对端口C执行置1或置0命令的端口是控制命令字的端 口，不是直接对端口C里的位进行设置，8255A控制寄 存器的地址通过A1A0=11来选择2、每执行一次置1或置0命令，仅能使端口C中的某一位 为1或为0，
12、对端口C中的其他位没有影响。3、对端口C中的某一位执行置1或置0操作后，对应位只 能工作为输出状态。22/57示例 2MOV AL, 0FH OUT CS+3, AL ;PC7输出为1，其他位不变 MOV AL, 01H OUT CS+3, AL ;PC0输出为1，其他位不变 MOV AL, 0AH OUT CS+3, AL ；PC5输出为0，其他位不变23/57p方式0为每个端口提供简单的输入输出操作。 方式0没有握手信号(handshaking), 只是简单读写某个指定端口，可 用于无条件传送和查询传送。 p方式0的基本功能定义如下： (1) 两个8位端口，两个4位端口。 (2) 任何端口
13、可以用于输入或者输出。 (3) 输入缓冲，输出锁存。 (4) 下图示例中，所有端口分为四组：端口A输入，端口B输出，端 口C上部输出， 端口C下部输入。方式0 -基本输入输出24/57p 方式0可工作为同步传送或查询传送方式。p 在执行数据传送时，CPU必须首先查询外设的工作状 态，只有确认外设已准备好，CPU才执行IN或OUT指令。p 可根据实际需要，将端口C中的某些位，作为端口A或端 口B辅助的状态或控制信号同外设的状态或控制信号连 接，保证微机与外设数据交换的可靠。方式0 查询传送25/57方式方式0 0 输入时序输入时序26/57方式方式0 0 输入时序输入时序p CPU在输出地址信号
14、时延tAR后，RD#信号才有效p由端口A或B输入的数据必须在CPU输出RD#信号后，在 tRD时间内输入缓冲器中的数据必须送到系统数据总线上 且稳定。p由于输入不具备锁存功能，因此输入数据必须保持到读信 号结束（RD#信号无效），整个读操作期间地址信号必须 稳定。27/57方式方式0 0 输出时序输出时序28/57方式方式0 0 输出时序输出时序p 地址信号必须在WR#前tAW有效（保证CS#和内部寄存 器选择信号A1、A0有效），并且要保持到WR#无效后再 时延tWA。p CPU输出到端口A和B的数据必须在WR#结束前tDW及 结束后的tWD时间内保持稳定，这样在WR#结束tWB 后，CPU
15、输出的数据即通过8255A所指定的端口A或B输 出送到外设中。29/57方式1 选通输入输出v方式1（Strobed Input/Output）通过端口C给端口A和端口B提 供选通信号(也称为握手信号)。v方式1的基本功能：（1）分为两组：A组和B组（2）每组包含一个8位数据端口和一个4位控制和转态端口。（3）8-位数据端口可以用于输入或者输出，但是不能同时进行输入输 出。（4）输入输出均被锁存。（5）A组和B组独立定义，并可以选择查询和中断工作方式30/57方式1 选通输入A组选通输入(1) STB#： 选通输入, 低电平时将外部数据装入输入锁存器。 (2) IBF：输出高电平指示输入缓冲器
16、满。由选通信号STB#置位，RD#的上升沿复位。 (3) INTR： 输出高电平向CPU发出中断请求。当IBF,STB#均为高且INTE为高时置位， RD的上升 沿复位。 (4) INTE： 中断允许信号。INTEA和INTEB分别由PC4和PC2控制置位和复位。 (5) 查询方式：读入PC时，PC3,PC4和PC5分别为INTRA , INTE, IBFA。所以，方式1可以采用查 询方式工作。31/57方式方式1 1 选通输入时序图选通输入时序图32/57B组选通输入(1) STB#： 选通输入, 低电平时将外部数据装入输入锁存器。 (2) IBF：输出高电平指示输入缓冲器满。由选通信号STB#置位，RD#的上升沿复位。 (3) INTR： 输出高电平
