《多功能数字钟的设计与实现》由会员分享，可在线阅读，更多相关《多功能数字钟的设计与实现（30页珍藏版）》请在金锄头文库上搜索。
1、 毕业设计毕业设计题目：题目： 多功能数字钟的设计与实现多功能数字钟的设计与实现 摘摘 要要该设计利用 QuartusII 软件设计一个数字钟，结合所学过的数字电路、EDA 技术等知识，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并在此基础上添加闹钟等功能，经过对各功能分析得到各个基础模块，然后设计各个功能模块，最后进行综合设计。利用 quartus进行相应的设计、仿真、调试，设计出多功能数字钟。关键字：Quartus 数字钟 多功能 目目 录录一、 设计内容.1二、 设计要求.1三、 方案论证.1四、 基本电路.2（一）脉冲发生电路 .2（二）计时电路
2、的设计 .8（三）校时校分保持电路 .13（四）清零电路 .13（五）消颤电路 .14（六）译码显示电路 .16五、 扩展模块.17（一）星期计时器 .18（二）报时电路 .19（三）闹钟电路 .20（四）秒表电路的设计 .22六、 多功能数字时钟的整体结构.25七、 试验中出现的问题及解决办法.25八、 实验总结.26参考文献.27致谢.2801、设计内容设计内容利用 Quartus 软件设计一个数字钟，可以完成 00：00：00 至 23：59：59 的计时功能，在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能，并且添加星期等附加功能，设计成一个多功能数字钟。2、设
3、计要求设计要求1.基本功能（1）准确计时，以数字形式显示时、分、秒的时间；（2）小时的计时要求为 24 进位，分和秒的计时要求为 60 进位；（3）校正时间，时、分快校（1HZ） ；（4）清零、消颤；（5）校时校分保持2.扩展功能（1）星期；（2）整点报时；（3）闹钟；（4）秒表；3.仿真与验证用 Quartus 软件对设计电路进行功能仿真。3、方案论证方案论证数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的 48Mhz 的频率分成电路所需要的频率，根据要求，设计出基本计时、秒表
4、和星期。清零电路作用时，系统的分秒时同时归零。最后报时等电路通过蜂鸣器输出，基本计时、秒表电路在数码管上显示。多功能数字钟的设计有很多种方法，例如用数字电路中的 555 芯片做脉冲发生器，利用面包板搭电路，更容易理解，但由于实验起来比较复杂，搭制电路板的也比较繁琐，容易出错，1并且不易排查出出错的地方，所以在这里不用数字电路的方法。多功能数字钟也可以利用编程的方法实现，但编写程序写起来不太容易，也不容易排查改错误所以最终选择利用原理图的方法来实现，不仅容易理解而且可以巩固数字电路与 EDA 技术知识，使数字电路与 EDA 技术相结合。图 3.1 多功能数字钟整体设计框图4、基本电路基本电路（1
5、）脉冲发生电路脉冲发生电路实验中使用的震荡频率源为 48MHz，而基本实验电路所需的频率为 1KHz，500Hz,2Hz 及1Hz。因此，为了获取我们所需的频率，我们需要设计不同的分频器并加以不同的组合，这样就构成了我们的脉冲发生电路。本实验中，记时电路与较分电路用的都是 1Hz 的信号频率，消颤电路用的是 2Hz 的信号频率，报时电路用到的是 500Hz 及 1KHz 的信号频率。基本计时电路脉冲发生电路校分校时电路星期电路蜂鸣器闹钟电路定时电路译码显示电路保持电路报时电路清零电路秒表电路2图 4.1 总分频电路流程图1.分频电路（1）2 分频电路2分频仿真结果：48MHZ3 分频8 分频1
6、000 分频1000 分频2 分频2 分频2 分频1KHZ500HZ2HZ1HZ32分频封装图：2 分频电路由一个 D 触发器及一个非门实现，通过将 D 触发器的和相连，在端即得Q_ QQ到一连串的 2 分频信号。（2）3 分频电路3 分频仿真结果：3 分频封装图3 分频电路通过 74160 用置数法实现，其输出端按照 0000000100100000DCBAQ Q Q Q4的方式循环计数就可以对其输入的脉冲进行 3 分频，输出信号由引出。BQ（3）8 分频电路8 分频仿真结果：8分频封装图：8 分频电路由 3 个 2 分频电路级联实现。（4）24 分频电路仿真结果：524分频封装图：24分频
7、电路由3分频和8分频电路级联实现。（5）10 分频电路10 分频仿真结果：10分频封装图：10 分频电路由一片 74163 和一个与非门得到，在 1100 时置数 0011，计数器循环方式如下所示：00000001001000110100010101100111 110010111010100110006（6）1000 分频电路1000分频仿真结果：1000分频封装图：1000 分频电路由 3 个 10 分频电路级联实现。2.脉冲发生总电路脉冲发生电路封装图：7（二）计时电路的设计（二）计时电路的设计基本计数完成的是从 00:00:00 到 23:59:59 的计时功能。计时模块包括秒、分、时
8、，星期四个模块，依次进位。为产生秒位，需要设计一个模 60 计数器，给以 1Hz 的信号频率；由秒的进位产生分位，分位也是用的模 60 计数器；再用一个模 24 计数器对分位的进位脉冲计数，产生小时位；计时采用的是同步计数器，整个数字时钟的计时电路部分共包括六位：小时十位、小时个位、分十位、分个位、秒十位和秒个位。图 5.1 计时电路示意图1.秒计时模块秒计时仿真结果：8秒计时封装图：ms、mg 分别表示模60计数器的十位和个位，在59处有个进位脉冲。秒计时模块模 60 计数器由两片 74160 组成，前面一片为秒的个位，后面一片为秒的十位。74160 为模 10 计数器，从 0000-100
9、1。后面一片通过在 0101 置数实现从 0000-0101。2.分计时模块分计时仿真结果：分计时封装图：fs、fg 分别表示模60计数器的十位和个位，在59处有个进位脉冲。分计时与秒计时的远离差不多，唯一不同的是由于分清零的条件不仅是分计到 59，而且秒9也要计到 59，故清零信号的输入还要添加秒计时模块的输出。3.时计时模块时计时仿真结果：模 24 计数器进行封装：ss、sg 分别表示模24计数器的十位和个位，由两片74160组成，并且通过 sg1、sg0、ss1、EN 相与非完成置数和进位。4.计时总电路4.1基本计时电路10基本计时电路仿真结果：从上图我们可以看出，计时总电路是由两个模
10、 60 计数器与一个模 24 计数器和一个与门共同构成。从左到右，一次完成的是秒、分、时的计数，秒的进位 CO 与分的脉冲输入端 CP 直接相连，完成的是逢 60 秒分进一的计数原则；而时的脉冲输入端 CP 接将分的进位端 CO 与 EN 相连，这是因为只有当满足 59 分 59 秒，及分与秒同时进位时，小时才加一计数。如果没有上面的与门，直接将分的进位端 CO 与模 24 计数器的 CP 端下联的话，则会导致分一到 59 将产生进位，每小时将少计一分钟的时间。4.2 计时电路11计时电路仿真结果：计时电路封装图：12（三）校时校分保持电路（三）校时校分保持电路校时校分保持电路封装图：管脚说明
11、：输入:1hz 为计时脉冲,同时为外部脉冲，用来校分时；mjfi 为秒计时电路输出的进位；fjsi 为分计时电路输出的进位；ks 为校时开关；kf 为校分开关；kbao 为保持开关；输出：mjsq1HZ 为秒计时电路输入的计时脉冲；mjfo 为分计时电路的输入脉冲；fjso 为时计时电路的输入脉冲。13（四）清零电路（四）清零电路清零电路封装图：管脚说明：输入：qingling,表示输入清零信号；输出：clrm 秒清零，clrf 分清零，clrs 时清零，clrxq 星期清零。（五）消颤电路（五）消颤电路消颤封装图：由 D 触发器构成消颤电路，利用 D 触发器锁存开关的动作信号，并避免颤抖。消
12、颤开关组：14消颤组合封装图：管脚说明：输入：kbaoi 为保持开关的输入，kclri 表示清零输入，kfi 表示校分输入，ksi 表示校时输入，kxqi 表示校星期输入；输出：kbaoo 为保持开关的输出，kclro 表示清零输出，kfo 表示校分输出，kso 表示校时输出，kxqo 表示校星期输出；15（6）译码显示电路译码显示电路24选4 MUXSLSHMLMHHLHH显示 译码器 74478421 BCDa b c d e f gA2 A1 A0 计数器译码器 74138DIG0 DIG1 DIG2DIG3DIG4DIG5DIG0DIG1DIG2DIG3DIG4DIG5CLK2DIG6DIG7DIG6DIG78421 BCDwe0显示电路主要由数据选择器 74151、译码器 74138、计数器、显示译码器 7447 和数码显示管组成计数
