主板相关信号详解

《主板相关信号详解》由会员分享，可在线阅读，更多相关《主板相关信号详解（20页珍藏版）》请在金锄头文库上搜索。

1、主板相关信号详解主板相关信号详解一、CPU 接口信号说明1.A31:3# (I/O) Address（地址总线） l- w; J: K+ _4.ADSTB1:0# (I/O) Address Strobes“ w5 l5 W: j% m, W“ n% H这两个信号主要用于锁定 A31:3#和 REQ4:0#在它们的上升沿和下降沿。相应的 ADSTB0#负责 REQ4:0#和 A16:3#，ADSTB1#负责 A31:17#。# K8 c$ O6 a- F- d* e% P5.AP1:0# (I/O) Address Parity（地址奇偶校验）这两个信号主要用对地址总线的数据进行奇偶校验。6.

2、BCLK1:0 (I) Bus Clock（总线时钟）这两个 Clock 主要用于供应在 Host Bus 上进行交易所需的Clock。7.BNR# (I/O) Block Next Request（下一块请求）这个信号主要用于宣称一个总线的延迟通过任一个总线代理，在这个期间，当前总线的拥有者不能做任何一个新的交易。8.BPRI# (I) Bus Priority Request（总线优先权请求）. y! 4 W8 g3 F. L0 R. q% U: D这个信号主要用于对系统总线使用权的仲裁，它必须被连接到系统总线的适当 Pin 。当 BPRI#有效时，所有其它的设备都要停止发出新的请求，除非

3、这个请求正在被锁定。总线所有者要始终保持 BPRI#为有效，直到所有的请求都完成才释放总线的控制权。2 O q: Q( H : R“ H z: V3 W: F% c$ p# r( |; N5 h当总线拥有者在使用总线时，会驱动 DBSY#为 Low 表示总线在忙。当 DBSY#为 High 时，数据总线被释放。13.DP3:0# (I/O) Data Parity（数据奇偶校验）6 Q3 M, S w) e# D( o7 这四个信号主要用于对数据总在线的数据进行奇偶校验。3 x% |“ M# Z; U; p# L6 m14.DRDY# (I/O) Data Ready（数据准备）5 y. _!

4、 + J. P: 9 D4 u+ x当 DRDY#为 Low 时，指示当前数据总在线的数据是有效的，若为 High 时，则总在线的数据为无效。15.DSTBN3:0# (I/O) Data Strobe4 _$ D# |+ r6 v% l4 hData strobe used to latch in D63:0# :4 I% $ f$ A. : a* z% H16.DSTBP3:0# (I/O) Data StrobeData strobe used to latch inn D63:0# :17.FERR# (O) Floating Point Error（浮点错误）* d+ E v* f

5、R. v1 z, t- ) e3 f( t; b32.VID4:0 (O) Voltage ID（电压识别）/ E# S$ d“ * |1 r) X+ y* |这些讯号主要用于设定 CPU 的工作电压，在主机板中这些信号必须被提升到最高 3V。二、VGA 接口信号说明 2 C! Z( 9 Y. i8 J5 k1.HSYNC (O) CRT Horizontal Synchronization（水平同步信号） 这个信号主要提供 CRT 水平扫描的信号。2.VSYNC (O) CRT Vertical Synchronization（垂直同步信号）这个信号主要提供 CRT 垂直扫描的信号。% TC

6、 接口，它与 DDCA_DATA 组合使用，用于读取显示器的数据。8.DDCA_DATA (I/O) Analog DDC Clock7 x) l/ tC 接口，它与 DDCA_CLK 组合使用，用于读取显示器的数据。 f0 t7 w# . v1 c) w: c; P$ y B/ l; l* h三、AGP 接口信号说明 2 I* f3 x“ * V) * X z1.GPIPE# (I/O) Pipelined Read（流水线读）2 Y3 i( l8 _* Y6 x这个信号由当前的 Master 来执行，它可以使用在 AGP 2.0 模式，但不能在 AGP 3.0 的规范使用。在 AGP 3.

7、0 的规范中这个信号由 DBI_HI（Dynamic Bus Inversion HI）代替。7 s7 H4 h6 , s* ?0 H e7 T+ 8 T3 C. m4 b( I% r5.ST2:0 (O) Status Bus（总线状态）% X1 R“ y5 E; v / a K) J7 i; P: i0 v# u8 R10.SB_STB (I) SideBand Strobe（SideBand 选通）9 I2 U/ b/ x# x; g: q! g这个信号主要为 SBA7:0提供时序，它总是由 AGPn Master驱动。: E1 n v+ # i u1 |6 C11.SB_STB# (I

8、) SideBand Strobe（SideBand 选通）这个信号为 SBA7:n0提供时序只在 AGP 4X 模式，它总是由AGP Master 驱动。 12.CLK (O) CLOCK（频率）, u6 g; T% d/ i; l6 l为 AGP 和 PCI 控制信号提供参考时序。“ f( G9 x- , G13.PME# Power Management Event（电源管理事件）2 k# Q$ F# ( g. a U7 y5 n- |9 T14.TYPEDET# Type Detect（类型检查）. F2 s8 Y6 P* 5 E) G# F从 AGP 发展来看，有 1X、2X、4X

9、和 8X 四种模式，每种模式所使用的电压也不尽相同，那 AGP 控制器怎么知到你插的是什么样的显卡呢？就是通过这个信号来告诉 AGP Control 的。用这个信号来设定当前显卡所需的电压。15.FRAME# (I/O) Frame（周期框架）- R6 2 t1 G+ R# I6 N% 在 AGP 管道传输时这个信号不使用，这个信号只用在 AGP的快写方式。) V7 H9 1 T! b4 C16.IRDY# (I/O) Initiator Ready（起始者备妥）这个信号说明 AGPn Master 已经准备好当前交易所需的数据，它只用在写操作，AGP Master 不允许插入等待状态。17.

10、TRDY# (I/O) Target Ready（目标备妥）5 c8 P B( u* q0 E1 r) 这个信号说明 AGPn Target 已经准备好整个交易所需要读的数据，这个 Target 可以插入等待状态。18.STOP# (I/O) Stop（停止）这个信号在 AGP 交易时不使用。对于快写方式，当 STOP#为Low 时，停止当前交易。+ z H9 i) _4 s- c在 AGP 交易时不使用。在快写方式，当在一个交易不能完成时，它就会被使用。20.REQ# (I) Request（请求）这个信号用于向中裁器请求当前总线使用权为开始一个 PCI orn AGP 交易。8 F4 j7

11、 ?: P8 : v. v# n, e$ V H8 : P b6 b. P- m! a% 11.SDQS7:0 (I/O) Data Strobe（数据选通）这些信号主要用于捕获数据。这八个信号每个信号负责八根数据线。. t0 H, v9 Q k7 E12.SCKE3:0 (O) Clock Enable（时钟允许）这个信号在上电时对内存进行初始化，它们也可以用于关闭不使用的内存数据行。) d5 l9 L6五、HUB 接口信号说明1.HL10:0 (I/O) Packet Data（数据包）0 p: t: D4 I* j: n K这些信号主要用于 Hub Interface 读写操作时传输数据

12、。2.HISTRS (I/O) Packet Strobe（数据选通）5 S; Q# X$ F! t+ ?1 v, T8 x W+ 7 y2 n3.HISTRF (I/O) Packet Strobe Complement: d! Z2 M, _% z9 X2 _+ F2 2 v$ V这个信号与 HISTRS 一起在 HUBn inteface 上传输与接收数据。$ d4 t( q: h i! H1 j0 s s+ A5 _. X六、LAN LINK 接口信号说明1.LAN_CLK (I) Lan I/F Clock（网络时钟）这个信号由 Lann Chipset 驱动输出，它的频率范围在55

13、0Mhz。2.LAN_RXD2:0 (I) Received Data（接收数据）9 W V % p3.LAN_TXD2:0 (O) Transmit Data（传输数据）. “ X; G2 K8 T8 W4 d3 L9 g这些信号是南桥驱动输出到 Lan Chipset。n4.LAN_RSTSYNC (O) Lan Reset（Lan Chip 复位信号）# R“ u! B+ _9 $ W# D2 h: s D- H# W% n i8 D/ J- n七、EEPROM 接口信号说明- z V M! J) y6 f6 H( A; P1.EE_SHCLK (O) EEPROM Shift Cloc

14、k（EEPROM 时钟）2 l* S2 l: / 这个信号由南桥驱动输出到 EEPROM。 ; , J; i2.EE_DIN (I) EEPROM Data In（EEPROM 数据输入）; ) i3 d2 d: x% V这个信号是由 EEPROM 传数据到南桥。# f8 r; m% k% o5 K) “ y! v3.EE_DOUT (O) EEPROM Data Out（EEPROM 数据输出）这个信号是由南桥传数据到 EEPROM。4.EE_CS (O) EEPROM Chip Select（片选信号）当这个信号有效时 EEPROM 被选择。八、PCI 接口信号说明1.AD31:0 (I/

15、O) Address Data Bus（地址数据总线）9 r% b: T: O* D/ k$ 是用来传送起始地址。在内存或组态的交易期间，此地址的分辨率是一个双字组(Double Word)(即地址可被四整除)，在读取或写入的交易期间，它是一个字节特定地址。 3 x2 E0 D s1 M“ W P在地址阶段完成后一个频率，或是所有写入交易的数据阶段期间，在 IDRY#被驱动到僭态后一个频率，由 Initiator 驱动。所有读取交易的数据阶段期间，在 TRDY#被驱动到僭态后一个频率，它也会被目前所寻址的 Target 驱动。在地址阶段完成后的一个频率，Initiator 将 PAR 驱动到高或低态，以保证地址总线 AD0:31与四条指令/位组致能线 C/BE#0:3是偶同位（Even Parity） 。 3.C/BE3:0# (I/O) Command/Byte Enable（指令或字节致能）: 5 r# V L4 l3 B* k! H/ N! w由 Initiator 驱动，在 AD Bus 上传输地址时，用来表示当前要动作的指令。在 ADn Bus 上传输数据时，用来表示在目前被寻址之 Dword 内将要被传输的字节，以及