《将adc介接到高效能运算放大器》由会员分享，可在线阅读，更多相关《将adc介接到高效能运算放大器（8页珍藏版）》请在金锄头文库上搜索。
1、将 ADC 介接到高效能运算放大器前言：一般而言，用来驱动现今高分辨率类比/数码转换器的电源都是拥有数百欧姆或以上的 AC 或 DC 负载。因此，一个具备有高输入阻抗(数百万欧姆)和低输出阻抗的运算放大器便成为 ADC 驱动器输入的最佳选择。ADC 驱动器可作为缓冲器和低通滤波器之应用，以减低系统的整体杂讯。 随着讯号在电路板的布线和冗长电缆上传送，系统杂讯会积聚在讯号里，而一个差动 ADC 会拒绝任何看来像共模电压的讯号杂讯。相比起单端的讯号，采用差动讯号有好几个优点。首先，差动讯号可将 ADC的动态范围增大一倍。其次，它可提供更佳的谐波失真效能。现今有几个方法可从一个双重运算放大器配置产生
2、出差动讯号。其中一种方法是采用单端/差动转换技术，而另一种则需动用差动输入源。为了利用完全的 ADC 的动态范围，ADC 的输入必须被驱动至满刻度的输入电压。本文将会讨论三种不同的 ADC 驱动器架构：单到单、单端到差动和差动到差动。主要目的是希望能扼要地提供一切用 ADC 介接高效能运算放大器的资料。讯号路径的必要组件以下会把讯号路径中的类比前端设计之几个组成部份一起讨论。典型讯号路径的类比前端包括有一个用来驱动 ADC 的运算放大器、一个 RC 滤波器、ADC 和微控制器或数码讯号处理器(DSP)。图 1：典型讯号路径的类比前端方块图现实世界中的输入源会带有不理想的阻抗，因此需依赖一个很低
3、输出阻抗的缓冲放大器来驱动 ADC 的输入。然而，外置的 RL-CL 滤波器会作用为一个抗叠频滤波器，以帮助减低 ADC 驱动器的杂讯频宽，以及缓冲由 ADC 取样和保持电路所引致的充电瞬时。为了尽量减低输入电压的跌降，外置的并列电容(CL)必须比 ADC 的内置输入电容大 10 倍，而同时外置的串行电容(RL)亦必须够大以固定发生在运算放大器输出的相位延迟，从而维持电路的稳定性。对于大部份的应用而言，在运算放大器输出和 ADC 输入之间用一个串行隔离电阻来连接，都可以带来益处，因为这个串行电阻可有助限制运算放大器的输出电流，而为这个串行电阻选定数值是一项非常重要的工作。 一个比较高的电阻值将
4、会增加运算放大器的负载阻抗，从而改善运算放大器的整体谐波失真(THD)效能。可是，ADC 通常都较喜欢以一个低阻抗的源来驱动。因此，必须为这个串行电阻找出最佳的数值，才能一同为运算放大器和 ADC 带来最佳的 THD、SNR 和 SFDR 效能。当把 ADC 连接到一个运算放大器时，最重要是了解将会影响到效能的规格。现今的 ADC 规格，例如是 THD、SNR、设置时间和 SFDR 等，它们均对滤波、测量、视频和重现应用很关键。高效能运算放大器的设置时间、THD 和杂讯效能必须比被驱动的 ADC 的效能更好，以确保系统的精确度以及将错误减至最低或甚至消除。 在本文中， LMH6611 或 LM
5、H6618 单一运算放大器会被用来驱动单通道的 ADC121S101 类比/数码转换器，而另一方面，LMH6612 或 LMH6619 双重运算放大器会被用来驱动差动输入的 ADC121S625 或 ADC121S705 类比/数码转换器。这些放大器的应用范围相当广泛，特别适用于要求高速、低供电电流、低杂讯，以及需要驱动复杂 ADC 和视频负载的应用。 运算放大器和 ADC 的重要规格 在现实中，有些系统应用会要求低 THD、低 SFDR 和宽阔动态范围(SNR)，而另一些则可能要求高 SNR，并且可能会牺牲 THD 和 SFDR 的效能来换取更佳的杂讯效能。 对于运算放大器和 ADC 而言，
6、杂讯都是一项很重要的规格。这里有三个主要影响 ADC 整体效能的杂讯来源：量化杂讯-是由 ADC 本身所产生的杂讯(尤其在较高的频率下)，以及由应用电路所产生的杂讯。输入源的阻抗可影响运算放大器的杂讯效能。理论上，ADC 的讯号与杂讯的比例(SNR)可用下列算式计算出来： 算式中的 N 是 ADC 的分辨率。例如根据这条算式，一个 12 位的 ADC 便拥有 74dB 的 SNR。可是，实际的 SNR 数值会大约是 72dB。为获得更佳的 SNR，ADC 驱动器杂讯应该愈小愈好。LMH6611/LMH6612/LMH6618/LMH6619 的低电压杂讯仅为 10 nV/ 。 运算放大器和 A
7、DC 的整体设置时间必须在 1 LSB 之内，而 LMH6618/LMH6619 和 LMH6611/LMH6612的 0.01%设置时间分别为 120ns 和 100ns。 此外，ADC 驱动器的 THD 必须低于 ADC。LMH6618/LMH6619 在 2VPP 输出和 100 KHz 输入频率时的 SFDR 为 100dBc，而 LMH6611/LMH6612 在 2VPP 输出和 1 MHz 输入频率时的 SFDR 则为 90dBc。 讯号/杂讯比和失真(SINAD)是一个参数，它结合了 SNR 和 THD 这两个规格。SINAD 是指输出讯号的 RMS 值与所有其它低于时钟频率一
8、半的光谱成份之 RMS 值之比例，这包括谐波但不包括 DC，以及可凭下列算式从 SNR 和 THR 中计算出来：由于 SINAD 是将输入频率与所有不良频率成份作比较，所以它其实是 ADC 动态效能的一个整体性测量。以下的部份将会详细讨论三种不同的 ADC 驱动器架构。 1. 单到单 ADC 驱动器 这个架构有一个单端式输入源接驳到运算放大器的输入，然后此运算放大器的单端式输出会再接驳到 ADC 的单端式输入。仅仅 10 nV/ 的低杂讯和 130 MHz 的宽阔频宽促使 LMH6618 成为驱动 12 位 ADC121S101 500KSPS 至 1MSPS 类比/数码转换器的首选，这个 A
9、DC 拥有一个具备内置取样和保持电路的逐次逼近架构(successive approximation architecture)。图 2 所示为一个驱动 ADC121S101 的 LMH6618 之原理图，所用的是具备有增益-1(反相)的二阶多重反馈配置。图中的反相配置比起非反相的为佳，原因是反相配置可提供更多的线性输出回应。表 1 列出 LMH6611 或 LMH6618 与 ADC121S101 组合后的效能资料。图 3 表示出在 f = 200 KHz 时的 LMH6611 和 ADC121S101 组合之 FET 绘图。ADC 驱动器的 500 KHz 截止频率可从下列算式计算出来：
10、运算放大器的增益由下列算式设定：图 2：单到单 ADC 驱动器图 3：单到单 ADC 驱动器的 FET 绘图表 1：LMH6611/LMH6618 与 ADC121S101 组合后的效能2. 单端到差动 ADC 驱动器 图 4 中的单端到差动 ADC 驱动器采用了 LMH6612 双重运算放大器来缓冲一个单端源，以便驱动一个具备有差动输入的 ADC。其中一个运算放大器会被配置成一个单位增益缓冲器，并负责驱动运算放大器 U2的反相(IN-)输入和 ADC121S625 的非反相(IN+)输入。U2 把输入讯号倒向并驱动 ADC121S625 的反相输入。U2 的增益配置为+2，因此可在无需牺牲
11、THD 效能下减低杂讯。至于 2.5V 的共模电压会同时设立在两个运算放大器 U1 和 U2 的非反相输入。 当 0 至 VREF 的单端输入讯号被 AC 耦合到运算放大器的非反相终端时，以及当每一个运算放大器的非反相终端在中标量 2.5V 下被偏压时，这种配置便可产生2.5Vpp 的差动输出讯号。此外，两个输出 RC 抗叠频滤波器会同时使用在 U1 和 U2 的输出与 ADC121S625 的输入之间，以减轻来自输入源的不良高频杂讯之影响。每一个 RC 滤波器均具备有约 22 MHz.的截止频率。图 5 表示出在 f = 20 KHz 时 LMH6612 和 ADC121S625 组合的 F
12、ET 绘图。 图 4：单端到差动 ADC 驱动器图 5：单端到差动 ADC 驱动器的 FET 绘图表 2：LMH6612/LMH6619 与 ADC121S625 两个组合的效能资料3. 差动到差动 ADC 驱动器 LMH6619 双重运算放大器可以被配置成一个差动到差动的 ADC 驱动器，以便用来将一个差动源缓冲到一个差动输入 ADC，正如图 6 所示。该差动到差动 ADC 驱动器可用两个单到单 ADC 驱动器组成。这些驱动器的每一个输出会接驳到差动 ADC 的个别输入。在这里每一个单到单 ADC 驱动器都采用相同的组件，并且配置成增益-1(反相)。图 6：差动到差动 ADC 驱动器下表分别
13、总结出 LMH6612 和 LMH6619 与 ADC121S625 和 ADC121S705 这四个组合的效能。表中同时包括有 LMH6612 和 LMH6619 分别在 2 个不同的频率下连接到两个 ADC 的资料。为了用尽 ADC 的整个动态范围，25VPP 的最高输入会施加到 ADC 的输入。图 7 表示出在 f = 20 KHz 时 LMH6612 和 ADC121S625 组合的 FET 绘图。表 3：LMH6612 和 LMH6619 分别连接到 ADC121S625 和 ADC121S70 后的效能图 7：差动到差动 ADC 驱动器的 FET 绘图接地和电路板布局考虑 将输入源
14、接地连接到电源接地是非常重要的。对于上述每一个的 ADC 驱动器配置，当建立电阻器网络以确保差动输出拥有相同增益时，必须同时考虑讯号源的阻抗。例如，一个音频精确讯号产生器拥有 22的源阻抗，而电路板则有一个 50 的终端，因此设计人员必须调节增益和输入，以便能在运算放大器的输出处获取所需的讯号。 为了获得最佳的高频效能，以下是一些电路板布局的建议： 将 ADC 和放大器放置得愈接近愈好 将供电旁路电容器尽量放近装置(距离少于 1 英寸) 采用表面黏着而非穿孔式组件，以及采用接地和电源层 尽量减少布线的长度 为冗长布线采用终端式传输线 图 8：差动到差动 ADC 驱动器的电路板布局LMH6612
15、/LMH6619 只消耗仅 6.5mA/2.5Ma 的电流，相比起市面上大部份的全差动放大器少了超过 20mA。采用 LMH6611/LMH6612/LMH6618/LMH6619 的主要优点是低功率和低成本。当中，LMH6611 和 LMH6612 最适合使用在那些在奈奎斯特(Nyquist)频率 20 KHz 至 2 MHz 下运行的应用，而 LMH6618 和 LMH6619 则最适合使用在那些在奈奎斯特频率 20 KHz 至 500 MHz 下运行的应用。 总括而言，本文涵盖了所有重要的考虑因素，包括外置 RL-CL 网络的选择以及运算放大器的关键参数：象是 THD、设置时间和杂讯，这些都是在把高效能运算放大器连接到 ADC 时所必须考虑的参数。此外，本文还详细讨论了三种不同的 ADC 驱动器配置，并且在实验室进行了严谨的测试。最后，本文亦论及接地和电路板布局时需要注意的地方，从而改善系统的效能。
