电子测量技术论文

《电子测量技术论文》由会员分享，可在线阅读，更多相关《电子测量技术论文（6页珍藏版）》请在金锄头文库上搜索。

1、电子测量技术论文电子测量技术论文电子测量技术论文.txt本文由张绪景贡献doc 文档可能在 WAP 端浏览体验不佳。建议您优先选择 TXT，或下载源文件到本机查看。密级：JINGGANGSHANUNIVERSITY电子测量课程论文（设计） 电子测量课程论文（设计） 课程论文题目基于 FPGA 的信号发生器学 专 班 学 姓院 业 级 号 名电子与信息工程学院 电子信息工程技术 08 电信一班 80523046 张绪景 刘宇安指导教师摘 要本次设计课题为应用 VHDL 语言及 MAX+PLUS II 软件提供的原理图输入设 计功能，结合电子线路的设计加以完成一个可应用于数字系统开发或实验时 做输

2、入脉冲信号或基准脉冲信号用的信号发生器， 它具结构紧凑， 性能稳定， 设计结构灵活，方便进行多功能组合的特点，经济实用，成本低廉。具有产 生三种基本波形脉冲信号（正弦波、矩形波和三角波） ，以及三次（及三次以 下）谐波与基波的线性组合脉冲波形输出，且单脉冲输出脉宽及连续脉冲输 出频率可调，范围从 100HZ 到 1kHZ,步进为 100HZ；幅度可调，从 0 到 5 伏， 步进为 0.1V。关键词：信号发生器， FPGA，EDA，VHDL 语言。 关键词设计方案总体设计思路1 设计步骤 此设计将按模块式实现， 据任务书要求， 设计总共分四大步份完成： 产生波形 （1） （三 种波形：方波、三角

3、波和矩形波）信号； （2）波形组合； （3）频率控制； （4）幅度控制。2 设计思想 利用 VHDL 编程，依据基本数字电路模块原理进行整合。系统各部分所需工作时钟信 号由输入系统时钟信号经分频得到， 系统时钟输入端应满足输入脉冲信号的要求。 组合波 形信号经显示模块输出。具备幅度和频率可调功能，幅度可通过电位器调整，频率控制模 块则是一个简易的计数器， 控制步径为 100HZ 的可调频率， 最终送至脉冲发生模块输出脉 冲信号， 达到设计课题所要求的输出波形频率可调及幅度可调功能。 幅度可调功能由于比 较简单，可以在 FPGA 外部利用硬件电路实现。总体设计框图如下图 1 所示：控 制 电 路

4、波、 方波、 三 角波信 号产生 模块波形组 合 模块输出电路波 电路100HZ1KHZ 频率控制 模块/计数 器模块1KHZFPGA幅度控 制/电位 器图 1 总体设计框图方案论证方案一 采用 DDS（直接数字频率合成器）来设计，设计总体框图如图 2 所示。在设计界里众 所周知，DDS 器件采用高速数字电路和高速 D/A 转换技术，具有频率转换时间短、频率分 辨率高、频率稳定度高、输出信号频率和相位可快速程控切换等优点，所以，我们可以利 用 DDS 具有很好的相位控制和幅度控制功能，另外其数据采样功能也是极具精确和完善 的，它可以产生较为精确的任何有规则波形信号，可以实现对信号进行全数字式调

5、制。用 FPGA 和 DDS 实现信号调制，既克服了传统的方法实现带来的缺点，若采用它来编程设计， 必定会事半功倍，且使设计趋于理想状态。但鉴于 DDS 的占用 RAM 空间较大，我们设计是 采用 FPGA10K10 器件，总共只有一万门的逻辑门数量，而整个 DDS 设计下来，大概最少会 占用 3-4 万门的数量， 所以在性价比方面不合理， 这样也使得我们的设计会有些不切实际。频率控制字 相位累加 器 ROM D/A 变换 低通 滤波 信号输出时钟图 2 DDS 与 FPGA 总体设计图方案二 采用震荡器频率合成方案。具体方案如下：首先通过频率合成技术产生所需要频率的 方波，通过积分电路就可以

6、得到同频率的三角波，再经过滤波器就可以得到正弦波。 其优点是工作频率可望做得很高，也可以达到很高的频率分辨率；缺点是使用的滤波 器要求通带可变，实现很难，高低频率比不可能做得很高。方案三采用 VHDL 语言来编程，然后下载文件到 FPGA 来实现。VHDL 语言是电子设计领域的 主流硬件描述语言,具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模 和描述， 从而大大降低了硬件设计任务， 提高了设计效率和可靠性,要比模拟电路快得多。 该方案是利用 FPGA 具有的静态可重复编程和动态在系统重构的特性，使得硬件的功能可 以像软件一样通过编程来修改， 极大地提高了电子系统设计的灵活性和通用

7、性， 而且大大 缩短了系统的开发周期。方案确定 由上述三个方案对比，采用第三种方案：通过 FPGA 软件扫描方式将波形数据读出传输给 DAC0832 产生波形输出。这种方法在 软、硬件电路设计上都简单，且与我们的设计思路紧密结合。 由于幅度控制部分在设计需要用到数字电子，这样有要经过 D/A 转换器再输出，必 将占用大量资源，造成不必要的开销。鉴于有设计经验的同学和老师的建议，采用一个电 位器代替，虽然精确度不够，但是也弥补了性价比方面的不足。 波形组合如果采用分开式模块实现，也必将导致占用大量的资源，而模块设计复 杂度提高，只要采用重复调用一个模块的设计方法，既可以降低资源的占用率，也使得设

8、 计更加灵活且有针对性。此信号发生器的特点及功能集成度高，因采取整体模块式设计， 在此也考虑到实际应用中，万一 FPGA 的逻辑门数量不够，特准备了一套备用方案。备用方案： 将波形数据存放在 6116RAM 中， 6116 的存储容量大，且可重复使用， 虽用单片机在速度方面远不及 FPGA，但是这样是在出现上述状况后的最佳补偿方式。综合测试结果1基波的输出波形如图 17 所示：（1）方波（2）正弦波图 17 基波输出波形图（3）三角波2.谐波与基波叠加的输出波形 （1）正弦与其三次谐波的叠加，如图 18 与图 19 所示： 4A 1 f 2 (t ) = (sin t + sin 3t ) 3

9、 f2(t) Af 1 (t) 4 A /OtOt图 18图 19（2）我们观察到图 20D 的波形，它也混有二次谐波，但这二次谐波带有一定的相 移(图 20C)。同样地，当观察到图 21B 的波形，我们就知道它除了基波以外混有三次 谐波(见图 21A)。图 21D 的波形也混有三次谐波，并带有一定相移(图 21C)。（A）（B）（C）（D）图 20 基波与二次谐波叠加（A）（B）（C）（D）图 21 基波与三次谐波的叠加图3综合调试数据 （1）输出波形频率范围测试测试数据如下表 1 所示 : 单位：HZ 输出频率 正弦波 100 500 800 1K 100.03 500.06 800.5

10、1 000.2 方波 100.03 500.06 800.5 1 000.2表 1预置频率负载电阻 三角波 100.03 500.06 800.5 1 000.2 （欧姆） 100 100 100 100（2） 输出波形幅度范围测试，在频率为 100HZ-1KHZ 测得的输出幅度数据范围可以达到 0-5V 的要求。总结通过此次设计， 让我深深的感觉到自己所学知识真是非常的浅薄。 面对电子技术日新 月异的发展， 利用 EDA 手段进行设计已成为不可阻挡的趋势。 相对于传统至底向上的设计 方式，自上而下的设计具有其显著的优越性。利用 EDA 设计软件辅助设计，方便快捷，减少了错误率的产生， 缩短了

11、产品的设计及上市周期， 既减轻了设计工作量又满足了商业利 益的需求。 在设计过程当中，遇到了软件操作不熟练，程序编写不规范等诸多问题，通过对问题 的总结分析得出,应用软件的主要功能必须熟练操作，才能提高工作效率，需要规范操作 的地方必须严格按照使用说明操作， 避免由于软件使用不当造成的错误产生。 程序的编写 格式必须规范，模块、端口以及信号变量的命名应当反映实际意义，缩进格式工整明了， 方便阅读理解，这样有利于程序的编写，有利于分析调试，也有利于程序的重复使用。 此次课题的设计已告一段落， 在这次毕业设计过程中需要用一些不曾学过的东西时， 就要 去有针对性地查找资料，然后加以吸收利用，以提高自

12、己的应用能力，而且还能增长自己 见识，补充最新的专业知识，学会了一些编程方面的常用算法。作为一名电子专业的毕业 生，我将会继续在新技术的道路上不断钻研、开拓进取。相信通过此次设计的锻炼，我对 专业知识和技能的掌握将更加牢靠，在今后的工作和学习中，必将使我受益匪浅，取得应 有的优势。参考文献： 参考文献： 1潘松，黄继业. EDA 技术实用教程（第二版）. 北京科学出版社. 2005.22亿特科技 .CPLD/FPGA 应用系统设计与产品开发. 人民邮电出版社. 2005.7 3李辉.PLD 与数字系统设计. 西安电子科技大学出版社. 2005.54王志鹏，付丽琴. 可编程逻辑器件开发技术 MAX+PLUS II.北京国防工业出版 社.2005.3 5王道先.VHDL 电路设计技术. 北京国防工业出版社. 2004.16 赵不贿. 在系统可编程器件与开发技术. 机械工业出版社. 2001.6 7 曾繁泰. EDA 工程的理论与实践.电子工业出版社. 2004.51