《封装 pcb 设计》由会员分享，可在线阅读，更多相关《封装 pcb 设计（9页珍藏版）》请在金锄头文库上搜索。
1、1.DIP 封装：双列直插式封装。是最普通的一种 IC 封装形式。SOP 是贴片形式的2.谁能告诉我 SOP 封装的 L M N 都代表什么意思基本三种都可以用。手工焊接建议用：M。后缀字母“L” 、 “M”和“N”表示焊盘伸出为最小、最大或中等的几何形状变化。3. 无源晶振与有源晶振的区别？无源晶振里面就是一块石英晶体，需要外部电路配合才能振荡。有源晶振就是一块包含了振荡电路和晶体的晶体振荡器，按照管脚要求通电后从某个脚就可以得到需要的振荡波形，无需另外的振荡电路，一般说来有源晶振技术要求比无源晶振高，质量也比无源要好，当然价格更贵。4. 小容量的电容（例如瓷片电容）经常这种表示方法 其中前
2、两位数字表示有效值 最后一位表示“零”的个数 单位是 pF（皮法） 例如 104 意味着 10 后面加上 4 个“零”皮法 就是 100000pF 也就是 0.1uF（微法） 101 就是 100pF 222 就是 2200pF 依此类推另外 小于 100pF 的电容 只写两个数字 如“18”就是 18pF “2.2”就是 2.2pF 有时候在数字的下面会有一个横线 那是为了防止将 6 或者 9 这类的数字弄混淆而特意标注的 横线都是画在数字的下面5.上拉电阻和下拉电阻的作用在很多单片机电路中，其 I/O 管脚检测信号是以高、低电平来判断是否有信号变化的，比如 5V 为高电平；0V 为低电平。
3、那么这些管脚如果不接上拉电阻的话，其电平信号就可能是随机的了，0V5V 之间不一定是什么状态，这样的话单片机就不能正确地判断是不是有信号电平变化了。因此给 I/O 管脚上接一个上拉电阻使它的检测信号由不确定电平状态拉到 5V 电平，单片机就能准确地判断是不是有信号变化了。同理，还有下拉电阻，把不确定电平状态拉到 0V，使系统更加稳定。上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,下拉同理.上拉是对器件注入电流，下拉是输出电流,弱强只是上拉电阻的阻值不同，没有什么严格区分,对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是
4、为集电极开路输出型电路输出电流通道。6.磁珠和电感磁珠专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，象一些 RF 电路，PLL，振荡电路，含超高频存储器电路（DDRSDRAM，RAMBUS 等）都需要在电源输入部分加磁珠，而电感是一种蓄能元件，用在 LC 振荡电路，中低频的滤波电路等，其应用频率范围很少超过 50MHZ。 磁珠有很高的电阻率和磁导率，等效于电阻和电感串联，但电阻值和电感值都随频率变化。电感是储能元件，而磁珠是能量转换（消耗）器件。电感多用于电源滤波回路，侧重于抑止传导性干扰；磁珠多用于信号回路，主要用于 EMI 方面。磁珠用
5、来吸收超高频信号，象一些 RF 电路，PLL，振荡电路，含超高频存储器电路（DDR,SDRAM,RAMBUS 等）都需要在电源输入部分加磁珠，而电感是一种储能元件，用在 LC 振荡电路、中低频的滤波电路等，其应用频率范围很少超过 50MHz。电感图片 磁珠图片7.各种类型的封装定义1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过 200，是多引脚 LSI 用的一种封装。 封装本体也可做得比QF
6、P(四侧引脚扁平封装)小。例如，引脚中心距为 1.5mm 的 360 引脚 BGA 仅为 31mm 见方；而引脚中心距为 0.5mm 的 304 引脚 QFP 为 40mm 见方。而且 BGA 不 用担心 QFP 那样的引脚变形问题。 该封装是美国 Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可 能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为 225。现在 也有 一些 LSI 厂家正在开发 500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ， 由于焊接的中心距较大，连接可以
7、看作是稳定的，只能通过功能检查来处理。 美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中 采用 此封装。引脚中心距 0.635mm，引脚数从 84 到 196 左右(见 QFP)。 3、碰焊 PGA(butt joint pin grid array) 表面贴
8、装型 PGA 的别称(见表面贴装型 PGA)。 4、C(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷 DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于 ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的 Cerdip 用于紫外线擦除型 EPROM 以及内部带有 EPROM 的微机电路等。引脚中 心 距 2.54mm，引脚数从 8 到 42。在日本，此封装表示为DIPG(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷 QFP，用于封装DSP 等的逻辑 LSI 电路。带有窗 口的 Ce
9、rquad 用于封装 EPROM 电路。散热性比塑料 QFP 好，在自然空冷条件下可容许 1. 5 2W 的功率。但封装成本比塑料 QFP 高 35 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从 32 到 368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形 。 带有窗口的用于封装紫外线擦除型 EPROM 以及带有 EPROM 的微机电路等。此封装也称为 QFJ、QFJG(见 QFJ)。 8、COB(chip on board)
10、板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用 树脂覆 盖以确保可靠性。虽然 COB 是最简单的裸芯片贴装技术，但它的封装密度远不如 TAB 和 倒片 焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是 SOP 的别称(见 SOP)。以前曾有此称法，现在已基本上不用。 10、DIC(dual in-line ceramic package) 陶瓷 DIP(含玻璃密封)的别称(见 DIP). 11、DIL(dual in-line) DIP 的别称(见 D
11、IP)。欧洲半导体厂家多用此名称。 12、DIP(dual in-line package) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是最普及的插装型封装，应用范围包括标准逻辑 IC，存贮器 LSI，微机电路等。 引脚中心距 2.54mm，引脚数从 6 到 64。封装宽度通常为 15.2mm。有的把宽度为 7.52mm 和 10.16mm 的封装分别称为 skinny DIP 和 slim DIP(窄体型 DIP)。但多数情况下并不加 区分， 只简单地统称为 DIP。另外，用低熔点玻璃密封的陶瓷 DIP 也称为 cerdip(见 cerdip)
12、。 13、DSO(dual small out-lint) 双侧引脚小外形封装。SOP 的别称(见 SOP)。部分半导体厂家采用此名称。 14、DICP(dual tape carrier package) 双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是 TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动 LSI，但多数为 定制品。 另外，0.5mm 厚的存储器 LSI 簿形封装正处于开发阶段。在日本，按照 EIAJ(日本电子机 械工 业)会标准规定，将 DICP 命名为 DTP。 15、DIP(dual tape carrier p
13、ackage) 同上。日本电子机械工业会标准对 DTCP 的命名(见 DTCP)。 16、FP(flat package) 扁平封装。表面贴装型封装之一。QFP 或 SOP(见 QFP 和 SOP)的别称。部分半导体厂家采 用此名称。 17、flip-chip 倒焊芯片。裸芯片封装技术之一，在 LSI 芯片的电极区制作好金属凸点，然后把金属凸 点 与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与 LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固 LSI 芯片，并使用热
14、膨胀系数基本相同的基板材料。 18、FQFP(fine pitch quad flat package) 小引脚中心距 QFP。通常指引脚中心距小于 0.65mm 的 QFP(见 QFP)。部分导导体厂家采 用此名称。 19、CPAC(globe top pad array carrier) 美国 Motorola 公司对 BGA 的别称(见 BGA)。 20、CQFP(quad fiat package with guard ring) 带保护环的四侧引脚扁平封装。塑料 QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。在把 LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥
15、翼状(L 形状)。 这种封装 在美国 Motorola 公司已批量生产。引脚中心距 0.5mm，引脚数最多为 208 左右。 21、H-(with heat sink) 表示带散热器的标记。例如，HSOP 表示带散热器的 SOP。 22、pin grid array(surface mount type) 表面贴装型 PGA。通常 PGA 为插装型封装，引脚长约 3.4mm。表面贴装型 PGA 在封装的 底面有陈列状的引脚，其长度从 1.5mm 到 2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊 PGA。因为引脚中心距只有 1.27mm，比插装型 PGA 小一半，所以封装本体可制
16、作得 不 怎么大，而引脚数比插装型多(250528)，是大规模逻辑 LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。 23、JLCC(J-leaded chip carrier) J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷 QFJ 的别称(见 CLCC 和 QFJ)。部分半 导体厂家采用的名称。 24、LCC(Leadless chip carrier) 无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频 IC 用封装，也称为陶瓷 QFN 或 QFNC(见 QFN)。 25、LGA(land grid array) 触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有 227 触点(1.27mm 中心距)和 447 触点(2.54mm 中心距)的陶瓷 LGA，应用于高速 逻辑 LSI 电路。 LGA 与 QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻 抗 小，对于高速 LSI 是很适用的。但由于插
