《计算机组成原理2---设计存储器》由会员分享，可在线阅读，更多相关《计算机组成原理2---设计存储器（2页珍藏版）》请在金锄头文库上搜索。
1、南京信息工程大学南京信息工程大学 实验（实习）报告实验（实习）报告实验（实习）名称 设计存储器 实验（实习）日期 2012-11-14 得分 指导教师 林美华 系 计算机 专业 计算机科学与技术 年级 三 班次 10计科2班 姓名 王浩冰 学号 20102308918 1.实验目的实验目的(1) 掌握用存储芯片构成存储器的原理。(2) 掌握存储器与CPU的连接方法(位并联法、地址串联法)。(3) 了解存储器的相关知识。2.实验要求实验要求有一个16K16位的存储器，由1K4位的DRAM芯片构成(芯片内部是6464结构)。问：总共需要多少DRAM芯片？设计此存储器组成框图(要考虑刷新电路部分)若
2、采用异步刷新方式，且刷新间隔不超过2ms，则刷新信号周期是多少？若采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？设读/写周期T=0.1us，那么死时间率是多少？3.实验内容实验内容主存储器主要有以下几个性能指标：存储容量：所谓存储容量即存储器能够保存的数据的数量。常用的单位有GB、MB、KB等。1GB=1024MB,1MB=1024KB,1KB=1024B。也可以用乘积的方式表示，公式为：容量字数字长(如1KB可以表示为1K8位，1MB可以表示为1M8位等)。存取速度：所谓存取速度即是单位时间内存储器能读写的位数或字节数。该参数跟存储器的时钟频率有关。一般情况下，时钟频率越高，存取速度
3、越快。如果用位数衡量，常用单位有Kb/s、Mb/s等；如果用字节数衡量，常用单位有KB/s、MB/s等。读写周期：所谓读写周期是指读写一位或一个字节所需要的时间。该参数与存取速度成反比。存取速度越快，周期越短，反之亦然。解：芯片1K4位，片内地址线10位（A9-A0 ），数据线4位。芯片总数为：（16K16）/（1K4）=16464片 存储器容量为16K，故地址线总数为14位（A13A0），其中A13A12A11A10通过 4：16译码器产生片选信号CS0CS15 。刷新信号周期为：2ms/64=31.3us。若用集中式刷新，则刷新一遍用64个读/写周期。死时间率为：640.1/21000=0.32%。4. 实验总结实验总结通过本次实验，学习了存储器的相关知识，掌握了用存储芯片构成存储器的原理和存储器与CPU的连接方法(位并联法、地址串联法)，加深了对计算机组成原理相关知识的理解与体会，此次试验受益匪浅。
