《第4,5章 触发器,时序逻辑电路习题答案...》由会员分享，可在线阅读，更多相关《第4,5章 触发器,时序逻辑电路习题答案...（8页珍藏版）》请在金锄头文库上搜索。
1、第第 4 4 章章 触发器触发器4.3 若在图 4.5 电路中的 CP、S、R 输入端，加入如图 4.27 所示波形的信号，试画出其 和端波形，设初态=0。QQQSRCP图 4.27 题 4.3 图解：图 4.5 电路为同步 RS 触发器，分析作图如下：SRCPQ4.5 设图 4.28 中各触发器的初始状态皆为 Q=0，画出在 CP 脉冲连续作用下个各触发 器输出端的波形图。Q11J1C11KCPQ31CP1TC11JC11KCPQ21DC1CPQ61JC11KQ4CPCP1S1RQ5C1CP图 4.28 题 4.5 图解： QQnn11 1QQnn 21 2QQnn 31 3QQnn 41
2、4QQnn 51 5QQnn 61 6Q1CPQ2Q3Q4Q5Q64.6 试写出 图 4.29(a)中各触发器的次态函数（即 Q1 n+1 、 Q2 n+1与现态和输入变量之 间的函数式） ，并画出在图 4.29（b）给定信号的作用下 Q1 、Q2的波形。假定各触发器的初 始状态均为 Q=0。Q1&1CPAB1SC11R CP1DC1=1A BQ1Q2Q2(a)BA(b)图 4.29 题 4.6 图解：由图可见：QBAABQnn 11 1)(BAQn1 2BAQ2Q14.7 图 4.30（a） 、 （b）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如 图 4.30（c）所示，设各触发
3、器的初始状态均为 0。 （1）试画出图（a）中的 Q1、Q2和 F 的波形。 （2）试画出图（b）中的 Q3、Q4和 Y 的波形。111D C11DC1CPY（b）（c）CP=11D 1DRC1Q1Q2FCP（a）C1QQQ4Q3QQ图 4.30 题 4.7 图解： （a） R2 = Q1 低电平有效QQnn21 1QQnn 11 2QF1CPCPQ1Q2F（b） QQQnnn 431 3QQQnnn 431 4QQYnn 43CP3= CP 上降沿触发 CP4= CP 下降沿触发CPQ3Q4Y4.8 电路如图 4.31 所示，设各触发器的初始状态均为 0。已知 CP 和 A 的波形，试分 别
4、画出 Q1、Q2的波形。1J 1J1KC1CPC1QQ=1 Q2Q11KA1ACP图 4.31 题 4.8 图解：由图可见QQnn 11 1QQAQnnn 211 2ACPQ1Q24.9 电路如图 4.32 所示，设各触发器的初始状态均为 0。已知 CP1、CP2的波形如图示， 试分别画出 Q1、Q2的波形。1D C11D C1CP1Q2QQ1R1RQ1CP2Q CP1CP2图 4.32 题 4.9 图解： 11 1Qn11 2QnQRD21QRD12CP1CP2Q1Q2第第 5 章章 时序逻辑电路时序逻辑电路5.1 分析图 5.39 时序电路的逻辑功能，写出电路的驱动方程、状态方程，设各触发
5、器 的初始状态为 0，画出电路的状态转换图，说明电路能否自启动。FF0FF11JC11K1JC11K1JC11KCP1FF2Q0Q1Q2图 5.39 题 5.1 图解： 驱动方程：J0=K0=1, J1=K1=Q0, J2=K2=Q0Q1状态方程：，QQnn 01 0QQQQQnnnnn 10101 1QQQQQQQnnnnnnn 2102101 2状态转换图：110111101011010001000Q0Q2Q1100功能：同步三位二进制加法计数器，可自启动 。5.5 用 JK 触发器和门电路设计满足图 5.43 所示要求的两相脉冲发生电路。图 5.43 题 5.5 图解: 分析所给波形，可
6、分为 4 个状态，00、01、11、01、00，由于有 2 个状态相同但 次态不同，在实现途径上采用设计一个 4 进制计数器，再通过译码实现。计数器采用同步 二进制加法计数器，其状态方程如下：QQnn 01 0QQQQQnnn 10101 1采用 JK 触发器，把上述状态方程与其特性方程比较系数，可见 J0=K0=1，J1=K1= Q0， 设计电路如下：11JC11K1JC11KFF1FF0CP1Q0Q11&Y0Y1分析图示电路，可得其工作波形如下所示，可见满足题目要求。CPQ0Q1Y0Y15.6 试用双向移位寄存器 74194 构成 6 位扭环计数器。 解：作状态转换图如下：用 74194
7、实现，首先扩展成 8 位移位寄存器；其次反馈形成扭环形计数器；解决 启动的方法可采用清零或者置数法。此处采用清零法。 5.7 由 74290 构成的计数器如图 5.44 所示，分析它们各为几进制计数器。图 5.44 题 5.7 图 解：CP1=CP, S91= S92=0，R01= R02= Q3。电路的基本连接形式是 5 进制计数器， 采用反馈清零法形成 4 进制计数器。其状态转换图如下：CP1=CP, S91= S92=0，R01= Q1 ，R02= Q2。电路的基本连接形式是 5 进制计数 器，采用反馈清零法形成 3 进制计数器。其状态转换图如下：CP0=CP, CP1= Q0，S91=
8、 S92=0，R01=R02= Q3。电路的基本连接形式是 10 进制 计数器，采用反馈清零法形成 8 进制计数器。其状态转换图如下：CP0=CP, CP1= Q0，S91= S92=0，R01= Q0，R02= Q3。电路的基本连接形式是 10 进制计数器，采用反馈清零法形成 9 进制计数器。其状态转换图如下：5.8 试画出图 5.45 所示电路的完整状态换图。图 5.45 题 5.8 图 解：EP=ET= 1，RD=1，LD= Q2，DCBA= Q3100。电路采用反馈置数法，且 2 次 所置的数不同。采用反馈置数法形成 10 进制计数器。其状态转换图如下：试用 74161 设计一个计数器
9、，其计数状态为 01111111。 解: 作状态转换图，并作电路图如下:5.10 试分析图 5.46 所示电路，画出它的状态图，说明它是几进制计数器。图 5.46 题 5.10 图 解: 分析图示电路，可见采用反馈清零法实现 10 进制计数器，其状态转换图如下:5.11 试用 74160 构成二十四进制计数器，要求采用两种不同的方法。 解：74160 为同步 10 进制加法计数器，功能表及管脚与 74161 相同。实现 24 进 制计数器的途径是：先用 2 片 74160 扩展为 100 进制计数器，然后采用反馈清零法或者反 馈置数法实现 24 进制计数器。反馈清零法：LD=1，反馈置数法：R
10、D=1， DCBA=0000 讨论： 也可用 74160 分别实现 4 进制和 6 进制计数器，然后级联；或者分别实现 3 进制和 8 进制计数器，然后级联。 5.12 试设计一个能产生 011100111001110 的序列脉冲发生器。 解：采用计数器 数据选择器的实现途径。按题意应有一个 15 进制计数器和一 个 16 选 1 数据选择器。计数器采用 74161 通过反馈置数法实现，数据选择器采用 2 片 74151 扩展构成。电路图如下：5.13 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用 下按表 5.14 规定的顺序转换状态。表中的 1 表示灯“亮” ，0 表示
11、灯“灭” 。解：分析题目要求，方案一 可用 8 进制计数器和 3 个数据选择器实现；方案二 用计数器和门电路实现。此处采用方案二设计电路如下。5.14 试用 JK 触发器和与非门设计一个 11 进制加计数器。 解：作状态转换表如下：K0=15.15 试用 JK 触发器（具有异步清零功能）和门电路采用反馈清零法设计一个 9 进制计数器。 解：依据题意，先用 4 个 JK 触发器组成 4 位二进制计数器，然后利用反馈清零法实现 9 进制计数器。上述电路存在的问题是：如果 FF0 或者 FF3 先清零，则 RD 端的清零信号消失， FF1、FF2 可能达不到清零的目的。改进的电路如下图所示，电路中利用了基本 RS 触发器 的记忆功能。
