《智能数字钟论文》由会员分享，可在线阅读，更多相关《智能数字钟论文（40页珍藏版）》请在金锄头文库上搜索。
1、智能数字钟论文第 1 页智能数字钟论文智能数字钟论文1 1 引引言言近年来随着计算机在社会领域的渗透和大规模集成电路的发展，单片机的应用正在不断地走向深入，由于它具有功能强，体积小，功耗低，价格便宜，工作可靠，使用方便等特点，因此特别适合于与控制有关的系统，越来越广泛地应用于自动控制，智能化仪器，仪表，数据采集，军工产品以及家用电器等各个领域，单片机往往是作为一个核心部件来使用，在根据具体硬件结构，以及针对具体应用对象特点的软件结合，以作完善。计算机尤其是以微细加工技术支持的微型计算机技术飞速发展，其应用渗透到了各行各业。以单片机、嵌入式处理器、数字信号处理器（DSP）为核心的计算机系统，以其
2、软硬件可裁剪、高度的实时性、高度的可靠性、功能齐全、低功耗、适应面广等诸多优点而得到极为广泛的应用。目前计算机硬件技术向巨型化、微型化和单片机化三个方向告诉发展。自 1975 年美国德州仪器公司（Texas Instruments）第一块微型计算机芯片 TMS-1000 问世以来，在短短的 20年间，单片机技术已发展成为计算机领域一个非常有前途的分之，它有自己的技术特征、规范和应用领域。单片机是自动控制系统的核心部件，主要用于工业控制、智能化仪器仪表、家用电器中。它具有体积小、性能突出可靠性高（某些方面的性能指标大大优于通用微机中央处理器） 、价格低廉等一系列优点，应用领域不断扩大，除了工业控
3、制、智能化仪表、通信、家用电器外，在智能化高档电子玩具产品中也大量采用单片机芯片作为核心控制部件，已经渗入到人们工作和生活的各个角落，有力地推动了各行业的技术改造和产品的更新换代，前景广阔。数字钟具备单片机最小系统的基本组成，对于我们了解单片机有很大的帮助。智能数字钟论文第 2 页2 2 设计的目的及设计要求设计的目的及设计要求2 21 1 设计目的设计目的数字钟是采用数字电路实现对时、分、秒进行数字显示的计时装置, 它是以不同的计数器为基本单元构成的，用途十分广泛，只要有计时、计数的存在，便要用到数字钟的原理及结构；同时在日常生活中，它以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集
4、成化而受广大消费者的喜爱。广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度运用超过老式钟表。钟表的数字化给人们生产生活带来了极大的方便而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。2 22 2 设计内容设计内容课题将从硬件设计完成单片机控制的基础上编写软件，来实现单片机控制数码管动态显示时钟
5、，年月日，闹钟定时等。图 2.1 系统的构架图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。标准的频率时间信号必须做到准确稳定，通常使用石英晶体振荡电路构成数字钟。本次课程设计的内容是设计一个多功能的数字钟，要综合实现计数，定时闹钟，时钟和年月日显示等功能，在硬件设计上本数字钟主要由键盘电路、译码位选电路、显示电路等组成，如图 2.1 所示主要元器件有 AT89C52、数码管、晶体振荡器、3-8 译码器单片机 AT89C52按键控制数码管位选数码管显示智能数字钟论文第 3 页蜂鸣器、按键、74HC138、24C02C 等。2 23 3 系统功能系统功能数字电子钟由振荡器、分频器 计
6、数器、译码显示、报时等电路组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累加的结果以时， 、 分， 、 秒的数字显示出来。 时显示由 24 进制计数器、译码器、显示器构成， 分、 秒显示分别由 60 进制计数器、译码器、显示器构成。可进行整点报时，计时出现误差时，可以用校时电路校时、校分；年月日的显示，闹钟设置等。3 3 系统的硬件设计系统的硬件设计 为使多功能数字钟具有较好的实用性，并且具有较高的性能/价格比，尽可能简化系统。按实现的功能来分，可分为以下几个部分。其中，AT89C52 单片机是整个电路的核心，它控制其
7、他模块来完成各种复杂的操作。系统构成主要包括按键与单片机接口、译码电路部分、数码管动态显示部分等。译码芯片采用的是 74HC138 译码芯片，用来对数码管位选。单片机多功能数字钟的硬件总电路图 3.1 所示。智能数字钟论文第 4 页P1.0/T21P1.1/T2EX2P1.23P1.34P1.45P1.56P1.67P1.78RST9P3.0/RxD10P3.1/TxD11P3.2/INT012P3.3/INT113P3.4/T014P3.5/T115P3.6/WR16P3.7/RD17XTAL218XTAL119VSS20P2.0/A821P2.1/A922P2.2/A1023P2.3/A1
8、124P2.4/A1225P2.5/A1326P2.6/A1427P2.7/A1528PSEN29ALE30EA/VPP31P0.7/AD732P0.6/AD633P0.5/AD534P0.4/AD435P0.3/AD336P0.2/AD237P0.1/AD138P0.0/AD039VCC40U1AT89C52E01E12E23GND4SDA5SCL6WC7VCC8U2M24C02BN6A01A12A23OE24OE35OE16Y77GND8Y69Y510Y411Y312Y213Y114Y015VDD16U3MC74HC138ANS1SW-PBS2SW-PBS3SW-PBS4SW-PBS5SW
9、-PBS6SW-PBS7SW-PBS8SW-PBS9SW-PBS10SW-PBS11SW-PBS12SW-PBS13SW-PBS14SW-PBS15SW-PBS16SW-PB1 2 3 4 5 6 7 8 95.1kRP112345678910kRP2P0.0P0.0P0.1P0.1VCCVCCVCCVCCVCCVCCY0 Y1 Y2 Y3 Y4 Y5Y0Y1Y2Y3Y4Y5Q1 2N3904100R55.1KR1 5.1KR25.1KR4VCCP0.2P0.2LS1FMVCC1212MY1 XTAL30pFC130pFC2VCC10uFC310KR3VCCABCDEFGH123456SM1图
10、 3.1 系统的硬件总电路图单片机查询是否有按键，并对其进行译码,译码后控制数码管位选再由中央处理单元采集处理并显示;为了方便用户使用,系统设计了语音正点报时，闹钟报时。为了符合智能化要求,系统采用 AT89C52 作为中央处理器。3 31 1 中央控制器中央控制器AT89C5252是51的强型，C52比 C51,定时器多一个 T2（功能很强大） ，RAM 多128B，ROM 多4K，中断多2个，多一个看门狗,在掉电、数据指针等方面还有一些改进。C52的最高外接晶振可以达到33MHz，C51大概只有24MHz。AT89C52 是美国 Atmel 公司生产的低电压、高性能 CMOS 8 位单片机
11、，片内含 8KB 的可反复檫写的程序存储器和 12B 的随机存取数据存储器（RAM） ，智能数字钟论文第 5 页器件采用 Atmel 公司的高密度、非易失性存储技术生产，兼容标准 MCS-51 指令系统，片内配置通用 8 位中央处理器（CPU）和 Flash 存储单元，功能强大的AT89C52 单片机可灵活应用于各种控制领域。AT89C52 单片机属于 AT89C51单片机的增强型，与 Intel 公司的 80C52 在引脚排列、硬件组成、工作特点和指令系统等方面兼容。其主要工作特性是：片内程序存储器内含 8KB 的 Flash 程序存储器，可擦写寿命为 1000 次；片内数据存储器内含 25
12、6 字节的 RAM；具有 32 根可编程 I/O 口线；具有 3 个可编程定时器；中断系统是具有 8 个中断源、6 个中断矢量、2 个级优先权的中断结构；串行口是具有一个全双工的可编程串行通信口；具有一个数据指针 DPTR；低功耗工作模式有空闲模式和掉电模式；具有可编程的 3 级程序锁定位；AT89C52 工作电源电压为 5（1+0.2）V，且典型值为 5V；AT89C52 最高工作频率为 24MHz。单片机正常工作时，都需要有一个时钟电路和一个复位电路。本设计中选择了内部时钟方式和上电复位电路，来构成单片机的最小电路。如图 3-1 所示。3.1.1 功能特性描述 AT89C52 是一种低功耗
13、、高性能 CMOS8 位微控制器，具有 8K 在系统可编程 Flash 存储器。使用 Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上 Flash 允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的 8 位 CPU 和在系统可编程Flash，使得 AT89C52 为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。AT89C52 具有以下标准功能：8k 字节 Flash，256 字节 RAM，32 位 I/O 口线，看门狗定时器，2 个数据指针，三个 16 位定时器/计数器，一个 6 向量 2 级中断结构，全双工串行口，片内晶振及
14、时钟电路。智能数字钟论文第 6 页另外，AT89C52 可降至 0Hz 静态逻辑操作，支持 2 种软件可选择节电模式。空闲模式下，CPU 停止工作，允许 RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM 内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。8 位微控制器 8K 字节在系统可编程。AT89C52 各引脚功能及管脚电压。P1.0/T21 P1.1/T2EX2 P1.23 P1.34 P1.45 P1.56 P1.67 P1.78RST9P3.0/RxD10 P3.1/TxD11 P3.2/INT012 P3.3/INT113 P3.4/T0
15、14 P3.5/T115 P3.6/WR16 P3.7/RD17XTAL218XTAL119VSS20P2.0/A821 P2.1/A922 P2.2/A1023 P2.3/A1124 P2.4/A1225 P2.5/A1326 P2.6/A1427 P2.7/A1528PSEN29 ALE30EA/VPP31P0.7/AD732P0.6/AD633P0.5/AD534P0.4/AD435P0.3/AD336P0.2/AD237P0.1/AD138P0.0/AD039VCC40U1AT89C52图 3.2 AT89C52 管脚图AT89C52 为 40 脚双列直插封装的 8 位通用微处理器，采
16、用工业标准的C51 内核，在内部功能及管脚排布上与通用的 8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主 IC 内部寄存器、数据 RAM 及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号 IR 的接收解码及与主板 CPU 通信等。主要管脚有：XTAL1（19 脚）和 XTAL2（18 脚）为振荡器输入输出端口，外接 12MHz 晶振。RST/Vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40 脚）和 VSS（20 脚）为供电端口，分别接+5V 电源的正负端，如图 3.2 所示。P0P3 为可编程通用 I/O 脚，其功能用途由软件定义，在本设计中，P0 端口（3839 脚）被定义为 24C02C 存储器功能控制端口，P1 端口用于连接按键控制，P2 端口用于连接控制数码管段选，P3 端口用于连接 3-8 译码器，控制数码管的位选。P0 口：P0 口是一组 8 位漏极开路型双向 I/O 口， 也即地址/数据总线复用口。P1 口：P1
