计算机组成的实验

《计算机组成的实验》由会员分享，可在线阅读，更多相关《计算机组成的实验（86页珍藏版）》请在金锄头文库上搜索。

1、1、 OP、 、实验一、实验一 运算器运算器算术逻辑算术逻辑 运算器实验运算器实验 一 实验目的 (1) 掌握算术逻辑运算单元(ALU)的 工作原理； (2) 熟悉简单运算器的数据传送通路；(3) 验证 4 位运算功能发生器功能 (74181)的组合功能。 二 实验设备 TDNCM计算机组成原理教学实 验系统一台，排线若干。三 实验原理2图 1 运算 器数据通路实验中所用到的运算器数据通路如图 1 所示。其中运算器由两片 74181 以并/串 形式构成 8 位字长的 ALU。运算器的输出 经过一个三态门(74245)和数据总线相连， 运算器的两个数据输入端分别由两个锁存3器(74373)锁存，

2、锁存器的输入连接至数据 总线，数据开关 INPUT DEVICE 用来给出 参与运算的数据，并经过一个三态门(74245)和 数据总线相连，数据显示灯“BUS UNIT” 已和数据总线相连，用来显示数据总线内 容。 图中已将用户需要连接的控制信号用 圆圈标明(其他实验相同，不再说明)，其中 除 T4为脉冲信号，其它均为电平信号。由 于实验电路中的时序信号均已连至 W/R UNIT 的相应时序信号引出端，因此，在进 行实验时，只需将 W/R UNIT 的 T4 接至 STATE UNIT 的微动开关 KK2 的输出端， 按动微动开关，即可获得实验所需的单脉 冲，而 S3，S2，S1，S0，Cn，

3、LDDR1，LDDR2，A LU-B，SW-B 各电平控制信号用 SWITCH UNIT 中的二进制数据开关来模拟，其中 Cn，ALU-B，SW-B 为低电平控制有效， LDDR1，LDDR2为高电平有效。 四 实验步骤 (1) 按图 2 连接实验线路，仔细查线无误4后，接通电源。 (2) 用二进制数码开关向 DR1和 DR2寄 存器置数。具体操作步骤如 ：:校验 DR1和 DR2中存放的数据是否正确， 具体操作为：关闭数据输入三态门(SW- B=1)，打开 ALU 输出三态门(ALU-B=0)， 当置 S3，S2，S1，S0，M 为 11111 时，总 线指示灯显示 DR1中的数，而置成 1

4、0101 时，总线指示灯显示 DR2中的数。数据开关 (01100101)三态门寄存器 DR1 (01100101)ALU-B=1 SW-B=0LDDR1=1 LDDR2=0 T4=数据开关 (10100111)寄存器 DR1 (01100101)LDDR1=0 LDDR2=1 T4=5图 2 实验接线图(3) 验证 74181 的算术运算和逻辑运算 功能(采用正逻辑)。在给定 DR1=65，DR2 =A7 的情况下， 改变运算器的功能设置，观察运算器的输 出，填入表 1 中，并和理论分析进行比较、 验证。6表 1 正逻辑 74181 运算功能验证结果 M=0(算 术运算) Cn= 1 无 进

5、 位Cn= 0 有进 位M=1 (逻辑 运算)65 A 70 0 0 0F=(6 5)F=(6 6)F=( 9A) 65 A 70 0 0 1F=( E7)F=(E 8)F=( 18) 65 A 70 0 1 0F=(7 D)F=(7 E)F=( 82) 0 0 1 1F=( )F=( )F=( ) 0 1 0 0 F=( )F=( )F=( ) 0 1 0 1F=( )F=( )F=( ) 0 1 F=( F=( F=( S3 S2 S1 S0DR1 DR2 71 0) 0 1 1 1F=( )F=( )F=( ) 1 0 0 0F=( )F=( )F=( ) 1 0 0 1F=( )F=(

6、 )F=( ) 1 0 1 0F=( )F=( )F=( ) 1 0 1 1F=( )F=( )F=( ) 1 1 0 0 F=( )F=( )F=( ) 1 1 0 1F=( )F=( )F=( ) 1 1 1 0F=( )F=( )F=( ) 1 1 1 1F=( )F=( )F=( )8实验二实验二 运算器运算器 进位控进位控 制实验制实验 一 实验目的 (1) 验证带进位控制的算术运算功能发 生器的功能； (2) 按指定数据完成几种指定的算术运 算。 二 实验设备 TDNCM计算机组成原理教学实 验系统一台，排线若干。 三 实验内容 进位控制运算器的实验原理如图 3 所示， 在算术逻辑

7、运算实验的基础上增加进位控 制部分，其中 74181 的进位进入一个 7474 锁存器，其写入是由 T4 和 AR 信号控制， T4 是脉冲信号，实验时将 T4 连至 STATE UNIT 的微动开关 KK2 上。AR 是电平控制 信号(低电平有效)，可用于实现带进位控制 实验，而 T4 脉冲是将本次运算的进位结果 锁存到进位锁存器中。9图 3 进位控制实验原理图线图四 实验步骤 (1) 按图 4 连接实验线路，仔细查线无误10后，接通电源。 (2) 用二进制数码开关向 DR1和 DR2寄 存器置数，具体方法： 关闭 ALU 输出三态门(ALU-B=1)， 开启输入三态门(SW-B=0)，设置

8、数据开关； 例如向 DR1存入 01010101，向 DR2 存入 10101010。具体操作步骤如下：数据开关 (01010101)三态门寄存器 DR1 (01010101)数据开关寄存器 DR2 (10101010)LDDR1=1 LDDR2=0 T4=ALU-B=1 SW-B=0LDDR1=0 LDDR2=1 T4=关寄存器LDDR1=0 LDDR2=011图 4 进位控制实验接线图线图 (3) 关闭输入三态门(SW-B=1)，开启 ALU 输出三态门(ALU-B=0)。 (4) 进位标志清零具体操作方法如下：实验板中 SWITCH UNIT 单元中的 CLR 开关为标志 CY，ZI 的

9、清零开关，它 为零时是清零状态，所以依次将开关做101 操作，即可使标志位清零。注：进位标志指示灯 CY 亮时表示进 位标志为“0” ，无进位：标志指示灯 CY 灭时表示进位为“1” ，有进位12(5) 验证带进位运算及进位锁存功能， 使 Cn=1，AR=0 来进行带进位算术运算。 例如：做加法运算，首先向 DR1，DR2置 数，然后使 ALU-B=0，S3S2S1S0M 状态为 10010，此时数据总线上显示的数据为 DR1 加 DR2加当前进位标志，这个结果是否产 生进位，则要按动微动开关 KK2，若进位 标志灯亮，表示无进位；反之，有进位。 因做加法运算时数据总线一直显示的数据 为 DR

10、1+DR2+CY，所以当有进位打入到进 位锁存器后，总线显示的数据为加上进位 位的结果。13实验三实验三 运算器运算器 移位运算实验移位运算实验一 实验目的 验证移位寄存器控制的组合功能。 二 实验设备 TDNCM计算机组成原理教学实 验系统一台，排线若干。 三 实验内容 原理14移位运算实验原理图如图 5 所示，使 用了一片 74299 作为移位发生器，其 8 输 入/输出端以排线方式和总线单元连接。 299-B 信号控制其使能端，T4时序为其时钟 脉冲，实验时将 W/R UNIT 中的 T4接至图 5 移位运算实验原理图线图15STATE UNIT 中的 KK2 单脉冲发生器，由 S0，S

11、1，M 控制信号控制其功能状态，如 表 2 所示。 表 2 移位状 态控制表 299-B S1 S0 M 功 能0 0 0 任 意保持010 0 循环右移010 1 带进位循 环右移001 0 循环左移001 1 带进位循 环左移任 意11 任 意装数四 实验步骤 (1) 按图 6 连接实验线路，仔细查线无误 后，接通电源。16(2) 移位操作： 置数，具体步骤如下：W/R UNITT4STATE UNITKK2ALU UNITBUS UNITBUS UNITSWJ3AUJ1SW-BSW-B 299-B S1S0MSWITCH UNIT299-BS1S0M图 6 位运算实验接线图17 移位，参

12、照表 2 改变 S0，S1，M，299-B 的状态，按动微动 开关 KK2，观察移位结果。数据开关 (01101011) 三态门数据开关 (01010101)三态门SW-B=0S0=1 S1=1 T4=SW-B=118实验四实验四 存储器存储器静态随机存储器实验 一 实验目的掌握静态随机存储器 RAM 工作特性及 数据的读写方法。 二 实验设备 TDNCM计算机组成原理教学实 验系统一台，排线若干。 三 实验内容 原理 实验所用的半导体静态存储器电路原理 如图 7 所示，实验中的静态存储器由一片6116(2K8)构成，其数据线接至数据总线， 地址线由地址锁存器(74273)给出。地址灯 AD0

13、-AD7与地址线相连，显示地址线内容。 数据开关经一三态门(74245)连至数据总线， 分时给出地址和数据。19因地址寄存器为 8 位，接入 6116 的地址 A7A0，而高三位 A8A10接地，所以其 实际容量为 256 字节。6116 有三个控制线： CE(片选线)、OE(读线)、WE(写线)。当片 选有效(CE=0)时，OE=0 时进行读操作， WE=0 时进行写操作。本实验中将 OE 常接 地，在此情况下，当 CE=0、WE=0 时进行 读操作，CE=0、WE=1 时进行写操作，其 写时间与 T3脉冲宽度一致。图 7 存储器实验原理图20实验时将 T3脉冲接至实验板上时序电 路模块的

14、TS3相应插孔中，其脉冲宽度可 调，其它电平控制信号由 SWITCH UNIT 单元的二进制开关模拟，其中 SW-B 为低 电平有效，LDAR 为高屯平有效。 四 实验步骤(1) 形成时钟脉冲信号 T3。 。具体接线方法 和操作步骤如下： 接通电源，用示波器接入方波信 号源的输出插孔 H23，调节电位器 W1，使 H23 端输出实验所期望的频率 的方波。 将时序电路模块中的 和 H23 排 针相连。 在时序电路模块中有两个二进制 开关 STOP 和 STEP 。将 STOP 开关 置为“RUN”状态、STEP 开关置为“EXEC”状态时，按动微动开关 START，则 T3输出为连续的方波信号。

15、 此时，调节电位器 W1，用示波器观察， 使 T3输出实验要求的脉冲信号。当 STOP 开关置为“RUN”状态、STEP21开关置为“STEP”状态时，每按动一 次微动开关 START，则 T3输出一个单 脉冲，其脉冲宽度与连续方式相同。 关闭电源。 (2) 按图 8 连接实验线路，仔细查线无误后， 接通电源。由于存储器模块内部的连线已 经接好，因此只需完成实验电路的形成、 控制信号模拟开关、时钟脉冲信号 T3 与存 储模块的外部连接。22(3) 给存储器的 00，01，02，03，04 地 址单元分别写入数据 11，12，13，14，15。具体步骤如下： (以向 0 单元写入 11 为例).15 存储器实验接线图图 8 存储器实验接线图23(4) 依次读出第 00、01、02、03、04 号 单元中的内容，观察上述各单元的内容是 否与前面写的写入的一致，具体步骤如下： (以从 0 号单元读出 11 数据为例)数据开关(00000000)三态门SW-B=0CE=1地址寄存器 AR(00000000)存储器RAM(00010001)SW-B=1SW-B=0