《基于CPLD的数字钟的实现》由会员分享，可在线阅读，更多相关《基于CPLD的数字钟的实现（14页珍藏版）》请在金锄头文库上搜索。
1、1目录目录一、一、 设计目设计目的的.1 二、二、 设计任务及要求设计任务及要求.2 三、三、 设计设计方方案案.2 四、四、 数字钟组成框图数字钟组成框图.3 五、五、 数字钟的工作原理图数字钟的工作原理图.3 六、六、 数字钟子模块的设计数字钟子模块的设计.4 1、分频器的实现.4 2、秒计数器的实现.5 3、分计数器的实现.7 4、时计数器的实现.9 5、D 触发器的实现.10 6、分时扫描加译码显示模块的实现.11七、七、 引脚锁定图引脚锁定图.13 八、八、 实验结果实验结果.13 九、九、 总结感想总结感想.15 十、十、 参考文参考文献献.162数字钟设计数字钟设计摘要：数字钟已
2、成为人们日常生活不可或缺的用品，它广泛应用于家庭及车站、 码头、剧场、办公室等公共场所，给人们的生活，学习，工作，娱乐带来了极 大的方便，由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟 具有走时准确，性能稳定，携带方便等特点，它还用于计时，自动报时及自动 控制等各个领域。数字钟一般由振荡器，分频器，译码器，显示器等部分组成。 尽管目前市场上有现成的数字钟集成电路芯片，价格便宜，但这些都是数字电 路系统中最基本的、应用最广的电路。数字中是将“时” ， “分” ， “秒”显示于 人的视觉器官的计时装置。本文介绍的数字钟的周期是 12 小时，显示满刻度为 11 小时 59 分 59 秒，
3、另外还有校时功能。关键词： 数字钟 计时器 VHDL 语言 CPLD一一、 设计目的设计目的1、掌握十进制、六进制、十二进制的设计方法； 2、掌握多位计数器相连的方法； 3、掌握多位共阳极显示数码管的驱动及编码； 4、掌握 CPLD 层次化设计结构方法；二二、 设计任务及要求设计任务及要求 有时、分、秒的功能，分别由 6 个数码管显示 12 小时、60 分钟、60 秒钟的 计数器显示，具有时间设定功能。 按下 switch1 键能够全部清零，显示 00-00-00。 按下 switch2 键能够使计时器数字增加，按 11 小时循环，计满 11 小时后回 到 00，可以进行时钟校正。 按下 sw
4、itch3 键能够使计分器数字增加，按 59 分钟循环，计满 59 分钟后回 到 00，可以进行分钟校正。3三三、 设计方案设计方案采用模块化设计方法，该计数时钟系统由模 60 秒计数模块，模 60 分计数 模块，模 12 小时计数模块、分/时设定模块及输出显示模块构成。秒计数模块 的进位输出为分计数模块的进位输入，分计数模块的进位输出为小时计数模块 的进位输入。 该数字钟可以实现 2 个功能：计时功能、和重置时间功能，因此有 2 个子 模块：计时、重置时间(S1、S2、S3)。其中计时模块有 3 部分构成：秒计时器、 分计时器和时计时器。 四四、 数字钟组成框图数字钟组成框图五五、 数字钟的
5、工作原理图数字钟的工作原理图4原理图说明:1MHZ 的信号经过第一个 f1000 分频得到 1000HZ 的信号送往扫描 分时模块，1000HZ 的信号在经过一个 f1000 分频得到 1HZ 的信号送给秒计数 器，秒计数器的输出进位为分计数器的输入，分计数器的进位输出为时计数器 的输入，最后三个模块的输出全部送给分时扫描模块处理输出到数码管显示， 1000HZ 的信号保证了人眼看数码管显示同时亮，而实际情况是依次点亮的。六六、 数字钟子模块的设计数字钟子模块的设计1、分频器的实现、分频器的实现：通过两个 f1000 的分频得到 1HZ 的频率信号a）分频器原理图b） 、分频程序： libra
6、ry ieee; use ieee.std_logic_1164.all; entity f1000 is port(clk:in std_logic; 时钟信号的输入；q1000:out std_logic); end f1000; architecture one of f1000 is signal x:std_logic; beginprocess(clk)variable cnt:integer range 0 to 499;5beginif clkevent and clk=1thenif cntcq1cq1cq1cq1cq1cq1cq1cq1cq1cq1cq1cq1=7 then
7、 sumselselselselselselselselled7sled7sled7sled7sled7sled7sled7sled7sled7sled7sled7snull;end case;end process; end one;DEC_6G 的仿真波形图如下：13七七、 引脚锁定图引脚锁定图： led08sel075switch128led16sel177switch233led24sel279switch330led374sel381clk83led446sel411led548sel59led650sel612led760sel710八八、 实验结果实验结果14九九、 总结感想总结感想十十、 参考文献参考文献1王小军.VHDL 简明教程.北京：清华大学出版社，1997 2王振红.VHDL 数字电路设计与应用实践教程（第二版）.北京：机械工业出 版社，2006 3张昌凡，龙永红，彭涛.可编程逻辑器件及 VHDL 设计技术.广州：华南理工 大学出版社，20014VHDL 语言 100 例详解-北京理工大学 ASIC 研究所.北京理工大学 ASIC研究所. 清华大学出版社 5谭会生，张昌凡.EDA 技术及应用.西安电子科技大学出版社
