《第6章 总线系统》由会员分享，可在线阅读，更多相关《第6章 总线系统（24页珍藏版）》请在金锄头文库上搜索。
1、第6章 总线系统,本章内容：总线的基本概念总线的连接方式总线信息传递方式总线接口的概念总线仲裁的方式总线的定时方式,6.1 总线的概念和结构形态,总线的基本概念 计算机的若干功能部件之间不可能采用全互联形式，因此就需要有公共的信息通道，即总线。总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。 总线可分为三类： 1）内部总线：CPU内部连接各寄存器及运算器部件之间的总线。 2）系统总线：也叫外部总线。CPU和计算机系统中其他高速功能部件相互连接的总线。 3）I/O总线：中低速I/O设备相互连接的总线。总线的特性可分为：物理特性、功能特性、电气特性、时间特性 为了使不
2、同厂家生产的相同功能部件可以互换使用，就需要进行系统总线的标准化工作。目前，已经出现了很多总线标准，如AGP、PCI、ISA、STD等。,总线带宽：总线本身所能达到的最高传输速率，是衡量总线性能的重要指标，单位兆字节每秒(MB/s)。 例：1)某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为33MHz，则总线带宽是多少? 2)如果一个总线周期中并行传送64位数据，总线时钟频率提升为66MHz，则总线带宽是多少?解：1)设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，则 Dr = D/T = D1/T= Df =
3、4B331000000/s=132MB/s2) Dr = D/T = D1/T= Df =8B661000000/s=528MB/s,总线的连接方式 大多数总线以相同的方式构成，不同之处仅在于数据线和地址线的宽度，以及控制线的多少及功能。然而，总线的排列布置以及与其他各类部件的连接方式对计算机性能有很大的影响，根据连接方式不同，总线结构有以下类型：单总线结构：使用一条单一的系统总线来连接CPU、主存和I/O设备,单总线结构要求连到总线上的逻辑部件必须高速运行，设备需要使用总线时能迅速获得总线控制权；不再使用总线时能迅速放弃总线控制权。,双总线结构：这种结构保持了单总线系统简单、易于扩充的优点，
4、但又在CPU和主存之间专门设置了一组高速的存储总线，使CPU可通过专用总线与存储器交换信息，并减轻了系统总线的负担，同时主存仍可通过系统总线与外设之间实现DMA操作，而不必经过CPU。,三总线结构：在双总线方式中，外设与存储器间直接交换数据而不经过CPU，从而减轻了CPU对数据输入输出的控制，而三总线方式中为了进一步提高了CPU的利用率，采用了通道方式，它分担了一部分CPU的功能，以实现对外设的统一管理及外设与主存之间的数据传送。,具有特殊功能的处理器由通道对I/O统一管理,四总线结构：CPU与CACHE之间采用高速的CPU总线；主存连接在系统总线上；通过桥，系统总线、CPU总线和高速总线连接
5、，高速总线连接高速的并行外设(如网卡、视频卡、硬盘控制器）；通过扩展总线接口，扩展总线和高速总线相连，扩展总线连接低速的串行设备(如键盘，调制解调器)。,总线结构实例 大多数计算机采用了分层次的多总线结构。在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同类总线。下面Pentium计算机主板的总线结构框图。,CPU,PCI 总线,CPU总线,33 MHz的32位数据通路,8 MHz的16位数据通路,ISA桥,存储器,L2Cache,PCI插槽：120腿,ISA总线,ISA插槽：62腿,系统总线,PCI 桥,6.2 总线接口,信息传递方式串行通信：所谓串行通信就是
6、一条信息的各位数据位在一个信道上按照固定的时间长度被逐位按顺序传送的通讯方式称为串行通讯。,串行通信的信息传送速度低慢，信息率低，但串行通信的成本低，适合远距离传输。,波特率：每秒传送的二进制数的位数。标准波特率：110 300 600 1200 1800 2400 4800 9600 19200,串行通信中的数据帧格式 串行通信中数据以单个字符为单位在信道上传输，两个字符之间的传输间隔是任意的，所以每个字符的前后要加上一些特殊的数位作为分割位。,起始位:1位,低电平，表示一个字符开始传递数据位:58位,先低位后高位校验位:1位/0位,奇偶校验停止位:1位、1.5位或2位,高电平，表示字符传递
7、结束,例：设串行传输时，每个字符对应7个数据位、1个奇/偶校验位和1个停止位，如果波特率为9600，刚每秒能传输的最大字符数为多少个？由题意，每个字符共1个起始位， 7个数据位、1个奇/偶校验位和1个停止位共10位，所以9600/(1+7+1+1)=960。例：利用串行方式传送字符，假设数据传送速率是120个字符/秒，每一个字符格式规定包含10位(1个起始位、1个停止位、8个数据位)，问传送的波特率是多少？每位占用时间是多少？由题意波特率为：10位120/秒=1200波特 每位占用的时间Td是：Td=1/1200=0.8330.001s=0.833ms 由于计算机数据的处理方式是并行，所以串行
8、传送时，被传送的数据需要在发送部件进行并串变换，这称为拆卸；而在接收部件又需要进行串并变换，这称为装配。,并行通信：并行通信就是把一个字符的各数据位用几条传输线同时进行传输。,优点： 实际的传输速度快，信息率高。缺点： 随着传输距离的增加，电缆开销大。,总线接口的概念 总线接口也称为I/O接口，即I/O设备控制器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。,为什么使用I/O接口： 外设的种类繁多，而存储器的种类单一，必须经过接口电路连接到总线上；外设的速度较慢，而存储器的速度较快，必须经过接口电路进行数据的缓冲和锁存；外设的信号多种多样，必须经过接口电路转换成处理器可以识别的
9、信号。 I/O接口的作用相当与一个转换器,它可以保证外围设备用计算机所要求的形式发送或接受信息。,端口：CPU能够直接访问的I/O接口内部的寄存器称为端口,端口号：每一个端口的访问地址,I/O接口的基本结构,-I/O接口的功能控制功能 能接收来自CPU的控制命令来控制外围设备的动作，如启动、关闭设备缓冲功能 在外围设备和计算机其他部件之间作为一个缓冲器，补偿速度差异状态功能 监视外围设备的工作状态并保存状态信息，供CPU查询转化功能 完成任何要求的数据转换，例如串-并变换和并-串变换。程序中断功能 当外围设备请求CPU某种动作时，接口模块能够向CPU发出中断请求信号，例如外围设备完成一次操作或
10、出现一个错误，接口发出中断复位功能 接口能接收复位信号，使接口本身和外设重启错误检查功能 对输入输出的数据进行校验，检查传送中的错误,6.3 总线仲裁,连接到总线上的功能模块有主模块和从模块两种形态。主模块拥有三总线的控制权，能启动一个总线周期存取数据，从模块只能响应的主模块的请求。一般情况下，计算机中的CPU为主模块，拥有三总线的控制权，但是下面两种情况需要解决总线控制权的问题：1）在多处理系统中，每一个CPU都能提出占用总线的请求。2）除了CPU模块之外，某些I/0设备也能提出总线请求。 为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一
11、次主方。对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。,集中式仲裁 集中式仲裁中每个功能模块有两条线连到中央仲裁器：一条是送往仲裁器的总线请求信号线BR，一条是仲裁器送出的总线授权信号线BG。链式查询方式,I/O接口1,计数器定时查询方式,I/O接口1,设备地址,独立请求方式,分布式仲裁 分布式仲裁不需要中央仲裁器，每个潜在的主功能模块都有自己的仲裁号和仲裁器。 当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的仲裁号与自己的仲裁号进行比较。如果仲裁总线上的仲裁号大，
12、则它的总线请求不予响应，并撤消它的仲裁号。 最后，最大仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。,6.4 总线的定时,总线的定时 总线的一次信息传递，大致可以分为以下几个步骤：,为了约定主从双方的操作，必须制定定时协议。定时：事件出现在总线上的时序关系。数据传递的几种定时方式是：1）同步定时：由统一时序控制数据传送2）异步定时：采用应答方式，没有公共时钟标准3）半同步定时：同步定时和异步定时结合,同步定时在同步定时协议中，事件出现在总线上的时刻由总线的时钟信号来确定。由于采用了公共时钟，每个功能模块什么时候发送或接收信息都由统一时钟规定，因此，同步定时具有较高的传输频率。,同步式数据输入,同步式数据输出,异步定时在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上。在这种系统中，不需要统一的共公时钟信号。总线周期的长度是可变的。,
