《计算机组成原理补充实验》由会员分享，可在线阅读，更多相关《计算机组成原理补充实验（22页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理补充实验目目 录录第一节 计算机组成原理常用部件实验1实验 1 数据选择器2实验 2 寄存器3实验 3 计数器5实验 4 译码器6实验 5 节拍发生器7第二节 运算器组成实验8实验 1 逻辑运算电路9实验 2 移位器电路10实验 3 运算器电路11第三节 微程序控制器实验13第四节 CPU 综合实验15第五节 一个简单计算机设计示范17附录 ispEXPERT(ispLEVER)库及库元件说明18计算机组成原理补充实验1第一节第一节 计算机组成原理常用部件实验计算机组成原理常用部件实验一、实验目的一、实验目的1、 掌握计算机组成原理常用部件的结构原理。2、 掌握常用部件的设计过程
2、。3、 熟悉常用部件的功能与应用。4、 掌握常用部件的测试方法。5、 熟悉组成原理实验台和图形输入法软件的使用方法。二、计算机组成原理中的常用部件二、计算机组成原理中的常用部件计算机组成原理中的常用部件通常指的是：加法器、数据选择器、译码器、寄存器和计数器等，这些常用部件均为运算器、总线、控制器、存储系统及数据通路的组成部分。熟练掌握常用部件对后续实验将有极大帮助。三、实验系统置三、实验系统置分调模式分调模式时，时，ispLSI1032E 的输入、输出资源连接示意图的输入、输出资源连接示意图图 1 为本实验系统中 ispLSI1032E 的输入输出资源连接示意图。输入开关：K158 和 K70
3、 共 2 组；发光管显示：LED158、LED70 共 2 组；时钟脉冲：连续时钟和单脉冲 2 个；复位输入：RET2 为 ispLSI1032E 的复位输入按键。凡实验系统置分调模式分调模式时，以上输入、输出资源可任意编程使用。图 1 ispLSI1032E 与输入、输出资源的连接示意图24 1032E 73 20RET2时钟单脉冲K15-8K7-0LED15-8LED7-033-26 60-53 10-3 83-76计算机组成原理补充实验2四、常用部件实验四、常用部件实验实验实验 1 数据选择器数据选择器1、实验内容及说明数据选择器是指从多路数据输入中选择一路作为输出，本实验要求设计一个三
4、选一的数据选择器。图 2 所示为三路数据选择器的框图，图中：A= a3a2a1a0，B=b3b2b1b0，C=c3c2c1c0，E=e3e2e1e0。 图 2 数据选择器框图图 3 为该数据选择器的电路原理图。2、实验步骤（1）原理图输入：根据图 3 电路，采用图形输入法在计算机上完成实验电路的原理图输入。（2）管脚定义：根据图 1 中的管脚连接示意图完成原理图中输入、输出管脚的定义。其中 a3a2a1a0 定义在 k15k12(3330)，b3b2b1b0 定义在 k11k8(2926)，c3c2c1c0 定义在 k7k4(6057)，e3e2e1e0 定义在 LED3LED0（7976）
5、。（3）原理图编译、适配和下载：将实验系统中的模式开关（模式开关（K23）置于分调模式；在图形输入软件环境中选择 ispLSI1032E 器件，器件，进行原理图的编译和适配，无误后完成下载。（4）数据选择器的调试： 使用输入开关在数据选择器输入端预置任意数值，然后使 AE、BE、CE 分别有效（高电平有效，即开关向上） ，观察输出 E 的值是否和相应的输入值相同。AEBEECEBCA数据选择器计算机组成原理补充实验3（5）生成元件符号，以备以后使用。图 3 数据选择器原理图实验实验 2 寄存器寄存器1、实验内容及说明本实验要求设计一个 8 位的寄存器，其中 d7d0、q7q0 分别为寄存器的输
6、入和输出，cp 为寄存器的时钟脉冲。图 4 为 8 位寄存器的框图。图 5 电路为 8 位寄存器的线路原理图。计算机组成原理补充实验4图 4 8 位寄存器的框图图 5 8 位寄存器线路原理图cpd7 d6 d5 d4 d3 d2 d1 d0q7 q6 q5 q4 q3 q2 q1 q0reg8计算机组成原理补充实验52、实验步骤（1）原理图输入：根据图 5 电路，采用图形输入法在计算机上完成实验电路的原理图输入。（2）管脚定义：根据图 1 中的管脚连接示意图完成原理图中输入、输出的管脚定义。将寄存器的输出 q7q0 分别定义在 LED70（8376）上。将寄存器的输入 d7d0 分别定义在 K
7、70（6053）上。将寄存器的输入脉冲定义 cp 在单脉冲（73）上。（3）原理图编译、适配和下载：将实验系统中的模式开关（模式开关（K23）置于分调模式；在图形输入软件环境中选择 ispLSI1032E 器件，器件，进行原理图的编译和适配，无误后完成下载。（4）功能测试：改变 K70 的状态，按动一次单脉冲键，LED70 的显示将与K70 相对应，若有错则重新调试。（5）生成元件符号。实验实验 3 计数器计数器1、实验内容及说明本实验要求设计一个三位二进制的计数器，其中 cp 为计数脉冲输入，re 为复位输入，q3-q0 为计数器的输出。图 6 为三位计数器的原理图。2、实验步骤（1）原理图
8、输入：根据图 6 电路，采用图形输入法完成实验电路的原理图输入。（2） 管脚定义：将原理图中的计数脉冲 cp 定义在单脉冲键（73）上；re 定义在k0(53)上；计数的输出端分别定义在 LED2-0（78-76）上。计算机组成原理补充实验6（3）原理图编译、适配和下载：将实验系统中的模式开关（模式开关（K23）置于分调模式；在图形输入软件环境中选择 ispLSI1032E 器件，器件，完成原理图的编译、适配和下载。（4）功能测试：按一次单脉冲键，计数器加 1，由 LED2-0 显示计数值。将计数脉冲定义在连续脉冲（20）上，则计数器循环计数 LED2-0 循环显示。用跨接线改变连续脉冲频率，
9、则 LED 闪烁频率将被改变。（5）生成元件符号。 实验实验 4 译码器译码器1、实验内容及说明本实验要求完成一个 3 线8 线译码器的设计。其中 i2-i0 为译码器输入端，y7-y0为译码器输出端。图 7 为三线八线译码器的框图，图 8 给出了三线八线译码器的原理图。图 7 3 线8 线译码器框图i2 i1 i0y7 y6 y5 y4 y3 y2 y1 y0decoder计算机组成原理补充实验72、实验步骤（1）原理图输入：根据图 8 电路，采用图形输入法完成实验电路的原理图输入。（2）管脚定义：根据图 1 中的管脚连接示意图完成原理图中输入、输出的管脚定义。将译码器的三个输入端分别定义在
10、 K2-0(55-53) 上。将译码器的三个输出端分别定义在 LED7-0(83-76) 上。（3）原理图编译、适配和下载：将实验系统中的模式开关（模式开关（K23）置于分调模式；在图形输入软件环境中选择 ispLSI1032E 器件，器件，完成原理图的编译、适配和下载。（4）功能测试：改变 K2-0 的状态，则译码器的输出则相应改变。（5）生成元件符号。实验实验 5 节拍发生器节拍发生器1、实验内容及说明本实验采用层次化的方法进行设计，在顶层电路中直接调用实验 3、实验 4 中完成的计数器元件符号和译码器元件符号作为底层电路元件使用，图 9 是该节拍发生器的顶层电路原理图。计算机组成原理补充
11、实验8图 9 节拍发生器原理图2、实验步骤（1）原理图输入：根据图 9 电路，直接调用实验 3、实验 4 中完成的计数器元件符号和译码器元件符号完成节拍发生器的顶层电路原理图设计。（2）管脚定义：根据图 1 中的管脚连接示意图完成原理图中输入、输出的管脚定义。将计数器的计数脉冲端 cp 接入连续脉冲（20）上。将计数器的复位端 re 接入 k0（53）上。将译码器的输出分别定义在 LED70（8376）上。（3）原理图编译、适配和下载：将实验系统中的模式开关（模式开关（K23）置于分调模式；在图形输入软件环境中选择 ispLSI1032E 器件，器件，完成原理图的编译、适配和下载。（4）功能测
12、试：若连接无误，则 LED70 将依次循环点亮。用跨接线改变计数脉冲，节拍的显示频率将被改变。 （5）生成元件符号。第二节第二节 运算器组成实验运算器组成实验实验目的实验目的1 . 掌握运算器的基本功能。2. 掌握运算器的基本结构与原理。3. 掌握加法器的设计过程。4. 掌握逻辑运算的基本电路与设计过程。5. 掌握移位器的电路原理与设计过程。计算机组成原理补充实验96 熟悉运算器的测试过程。实验实验 1 逻辑运算电路逻辑运算电路1、实验内容及说明本实验要求设计一个能实现 1 位逻辑乘 ab、逻辑或 a+b 和半加(ab)的逻辑运算电路。图 10 为实现上述逻辑功能的电路原理图，其中参与运算的两
13、个 1 位二进制数为 a和 b，and、xor 和 or 分别为与运算、异或运算和或运算控制输入端。2、实验步骤（1）原理图输入：根据图 10 所示电路，完成逻辑运算的电路原理图设计。（2）管脚定义：完成原理图中输入、输出的管脚定义。将 a 操作数定义在 K9（27）上；将 b 操作数定义在 K8（26）上；将输出 e 定义在LED0（76）上；将与运算控制输入 and 端定义在 K2（55）上；将异或运算控制输入xor 端定义在 K1（54）上；将或运算控制输入 or 端定义在 K0（53）上。（3）原理图编译、适配和下载：将实验系统中的模式开关（模式开关（K23）置于分调模式；在图形输入软
14、件环境中选择 ispLSI1032E 器件，器件，完成原理图的编译、适配和下载。（4）功能测试：利用输入开关及发光二极管 LED 测试逻辑运算部件的功能并记录测试结果。（5）生成元件符号。3、选做计算机组成原理补充实验10利用一位逻辑运算的结果实现两个 4 位二进制数 A（a3a2a1a0）和 B(b3b2b1b0)的逻辑运算并生成元件符号。实验实验 2 移位器电路移位器电路1、实验内容及说明本实验要求采用传送方式实现二进制数的移位电路。图 11 给出了可对 4 位二进制数实现左移 1 位（2） ，右移 1 位（2）和直接传送功能的移位线路，这也是运算器的主要功能。在 LM（左移）的控制下可实
15、现左移 1 位，空位补 0。在 RM（右移）的控制下可实现右移 1 位，空位补 0。在 DM（直送）的控制下可实现直接传送。图 11 移位器电路原理图2、实验步骤（1）用图形输入法生成图 11 逻辑电路。计算机组成原理补充实验11（2）将实验系统中的模式开关（模式开关（K23）置于分调模式；将 4 位二进制数 a3-a0 定义在K30（5653）上；将 4 位输出 q3-q0 定义在 LED30（8076）上；将 LM 定义在K8(26)上，高电位有效；将 DM 定义在 K9(27)上，高电位有效；将 RM 定义在 K10(28)上，高电位有效，完毕后下载。（3）设置 K30 为任意 4 位数，在 LM、DM、RM 的作用下分别观察LED30（8076）的状态，并分析其正确性。（
