《杭州端德教育硬件工程师课程基础单元概述5》由会员分享，可在线阅读，更多相关《杭州端德教育硬件工程师课程基础单元概述5（21页珍藏版）》请在金锄头文库上搜索。
1、杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 5概述概述作为一名合格的电子硬件工程师，数子电路设计和模拟电路设计是基础，必须要掌握。FPGA 是电子专业的一个小小的方向，其实是大部分的电子工程师都要掌握的技能。FPGA 作为载体，并且与 FPGA 相连接的外围电路，不仅要涉及模拟电路的知识，数字电路将占很重要的部分。前面的课程我们对基础的模拟电路做了简单介绍，包括基本三极管放大电路设计，集成运放电路设计，以及电源电路设计，接下来，我们将对数字电路中的组合逻辑电路和时序逻辑电路做简单介绍。3 3 组合逻辑电路组合逻辑电路3.13.1 概述概述在数字系统中，
2、根据逻辑功能的不同，数字电路分为组合逻辑电路和时序逻辑电路两大类。若一个数字逻辑电路在某一时刻的输出，仅仅取决于这一时刻的输入状态，而与电路原来的状态无关，则该电路称为组合逻辑电路。组合逻辑电路的结构特点：只能由门电路组成；电路的输入与输出无反馈路径；电路中不包含记忆单元3.23.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法所谓组合逻辑电路的分析就是根据已知的组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。对给定的一个组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。所谓设计就是根据给定的功能要求，求出实现该功能
3、的最简单的组合逻辑电路。3.2.13.2.1 组合逻辑电路的分析方法组合逻辑电路的分析方法1 1、基本分析方法、基本分析方法逻辑图 从输入到输出逐级写出 逻辑表达式 化简 最简与或表达式 真值杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 电路的逻辑功能2 2、分析举例、分析举例例分析下列电路的逻辑功能逻辑图：逻辑表达式：最简与-或表达式： 真值表：电路的逻辑功能：电路的输出 Y 只与输入 A、B 有关，而与输入 C 无关。Y 和 A、B 的逻辑关系为：A、B 中只要一个为0，Y=1；A、B 全为 1 时，Y=0。所以 Y 和 A、B 的逻辑关系为与非运算
4、的关系。可用与非门实现：3.2.23.2.2 组合逻辑电路的设组合逻辑电路的设计方法计方法1 1、基本设计方法、基本设计方法电路功能描述 穷举法 真值表 逻辑表达式或卡诺图 最简与-或表达式 逻辑变换 逻辑电路图3.33.3 编码器编码器用符号或数字表示特定对象的过程。实现编码操作的电路称为编码器。A B CY0 0 010 0 110 1 010 1 111 0 011 0 111 1 001 1 10杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 二进制编码器二进制编码器1、何为二进制编码器？能够将各种输入信息编成二进制代码的电路称为二进制编码器。2、
5、n 位二进制代码只能对个信号进行编码。n23、举例：三位二进制编码器输入 8 个互斥的信号输出 3 位二进制代码真值表：输入I输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 1杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 优先编码器优先编码器优先编码器：在多个信息同时输入时，只对输入中优先级别最高的信号进行编码。在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。优先级别：编码者规定。举例：10 线4 线优先编码器（8421 BCD 码优先编码器）真值表（
6、设优先级别从 I9 至 I0 递降）：逻辑表达式：集成 10 线-4 线优先编码器输入端和输出端都是低电平有效，其逻辑符号如下：杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 图形符号3.43.4 译码器译码器将每一组输入二进制代码“翻译”成为一个特定的输出信号，用来表示该组代码原来所代表信息的过程称为译码。把代码状态的特定含义翻译出来的过程称为译码。译码是编码的逆过程。实现译码的电路称为译码器。3.4.13.4.1 二进制译码器二进制译码器它是将输入二进制代码“翻译”成为原来对应信息的组合逻辑电路。有 n 个输入端，个输出端。且对应于输入代码的每一种状态
7、，2n 个输出中只有一个为 1（或为 0） ，其余n2全为 0（或为 1） 。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。4、举例：译码器 CT74LS138（中规模集成电路）3.4.23.4.2 二二 十进制译码器十进制译码器把二-十进制代码翻译成 10 个十进制数字信号的电路，称为二-十进制译码器。或：将输入的 4 位 BCD 码翻译成 09 十个相应输出信号的电路称为二-十进制译码器。它有四个输入端，十个输出端。二-十进制译码器的输入是十进制数的 4 位二进制编码（BCD 码） ，分别用 A3、A2、A1、A0 表示；输出的是与 10 个十进制数字相对应的 10 个信号，
8、用Y9Y0 表示。由于二-十进制译码器有 4 根输入线，10 根输出线，所以又称为 4 线-10 线译码器。3、举例：4 线-10 线译码器 CT74LS42（中规模集成电路）输入：8421BCD 代码；输出：为低电平有效。09 YY杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 数码显示译码器数码显示译码器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。组成：主要是译码器+驱动器，通常这二者都集成在一块芯片上。1、七段数字显示器常见的七段数字显示器有半导体数码显示器（LED）和液晶显
9、示器（LCD）等。这种显示器由七段发光的字段组合而成。LED 是利用半导体构成的。而 LCD 是利用液晶的特点制成的。由七段发光二极管组成的数码显示器如下：显示举例（共阴极）：2、七段显示译码器：4 线7 段译码器/驱动器 CC14547（1）真值表(补充见课本表 6.4.3)杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 时，输出 ab 都为低电平 0，各字段都熄灭，显示器不显示数字。BI数码显示。当=1 时，译码器工作。当、（D、C、B、A）端输入BI3A2A1A0A8421BCD 码时，译码器有关输出端输出高电平 1，数码显示器显示与输入代码相对应的
10、数字。（4）逻辑功能示意图3.4.43.4.4 用译码器实现组合逻辑函数用译码器实现组合逻辑函数对于二进制译码器，其输出为输入变量的全部最小项，而且每一个输出函数 Yi 为一个最小项。因为任何一个逻辑函数都可变换为最小项之和的标准式，因此，利用二进制译码器再辅以门电路，可用于实现单输出或多输出的组合逻辑函数。3.53.5 数据选择器和分配器数据选择器和分配器杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ MUX。用数据选择器实现组合逻辑函数1 1、基本原理、基本原理（1）具有标准与或表达式的形式。（2）提供了地址变量的全部最小项。（3）一般情况下，Di 可
11、以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入 Di 来选择地址变量组成的最小项 mi，可以实现任何所需的组合逻辑函数。2 2、基本步骤、基本步骤逻辑函数（n 个地址变量的数据选择器，不需要增加门电路，最多可实现 n1 个变量的函数。 ）确定数据选择器求 Di 画连线图举例：用数据选择器实现组合逻辑函数 （1）3 个变量，选用 4 选 1 数据选择器： 74LS153（2）74LS153 有两个地址变量：A1=A、A0=B（3）选用不同的方法求 Di。3.63.6 加法器和数值比较器加法器和数值比较器加法器是计算机中不可缺少的组成单元，应用
12、十分广泛。此外，计算机中还要经常对两个数的大小进行比较。因此，加法器和数值比较器是常用的中规模集成电路。3.6.13.6.1 加法器加法器一、半加器概念：能对两个 1 位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 1 位二进制数进行相加并考虑低位来的进位，即相当于 3 个 1 位二进制数相加，求得和及进位的逻辑电路称为全加器。或：不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。真值表 2、
13、输出逻辑函数Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 0 01 01 00 11 00 杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 1 01 1 110 11 1杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ n 位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。逻辑电路图：特点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）4 位超前进位加法器递推公式杭州端德教育 硬件工程师培训plc 硬件设计培训/fpga 硬件设计培训http:/ 4 位超前进位加法器3.6.23.6.2 数值比较器数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。一、1 位数值比较器，设 AB 时 L11；AB 时 L21；AB 时 L31。得
