《基于dsp语音信号采集系统的设计毕业设计(论文)》由会员分享，可在线阅读，更多相关《基于dsp语音信号采集系统的设计毕业设计(论文)（12页珍藏版）》请在金锄头文库上搜索。
1、 DSP 课程论文（设计）课程论文（设计）题题 目目 基于基于 DSPDSP 语音信号采集系统的设计语音信号采集系统的设计院院 系系 专专 业业 学生姓名学生姓名 学学 号号 指导教师指导教师 二二 一一 四四 年年 五五 月月 二十八二十八 日日基于基于 DSPDSP 语音信号采集系统的设计语音信号采集系统的设计摘 要：为了研究数字信号处理，提出了一个基于 DSP TMS320VC5502 的语音信号采集系统的设计。给出了该系统的总体设计方案，具体硬件电路,包括系统电源设计、复位电路设计、时钟电路设计、存储器设计、A/D 接口电路设计、JTAG 接口设计、DSP 与 A/D 芯片的连接等，以
2、及软件流程图。通过 MATLAB 得到语音信号的波形和频谱图。实验表明: 所设计的基于 DSP 的硬件和软件系统是一个很好的语音信号采集系统,该系统结构清晰，电路简洁，易于实现。关键词：语音信号；数据采集；DSP；TLC320AD501.1.引言引言20世纪50年代以来，随着数字信号处理各项技术的发展，语音信号处理技术得到不断提高, 语音合成、语音识别、语音记录与语音控制等技术已开始逐步成熟并得到应用。在语音信号处理过程中, 要实现语音信号处理技术的精确性、实时性目的，语音信号采集和无误差存储成为语音信号处理中的前提。TMS320VC5502是德州仪器公司公司在2002年基于TMS320VC5
3、502推出的定点数字信号处理器，它采用修正的哈佛结构，包括1个程序存储总线、3个数据存储总线和4个地址总线，这种结构允许同时执行程序指令和对数据操作， 运行速度快，单周期定点指令执行时间为5ns，远高于语音信号采集和处理的要求。在语音信号采集中, 模拟信号向数字信号转换（ADC)的精度和实时性对后续信号处理过程起到了重要作用。设计中采用TLC320AD50完成语音信号的A/D转换。TLC320AD50是TI公司提供的一款16 bit同步串口A/D和D/A转换芯片，ADC之后有1个抽取滤波器以提高输入信号的信噪比, 其采样频率最高可达22.5 Kb/s，满足语音信号处理中关于采样频率的要求。2.
4、2.总体设计总体设计基于TMS320VC5502的语音信号采集系统的结构如图21所示，该系统的中央处理单元采用美国TI(德州仪器)公司的高性能定点数字信号处理芯片TMS320VC5502，TMS320VC5502是TI公司推出的定点数字信号处理器，它采用修正的哈佛结构，包括12组独立总线，即1组程序读总线，1组程序地址总线，3组数据读总线，2组数据写总线，5组数据地址总线。这种结构允许同时执行程序指令和对数据操作， 运行速度快，单周期定点指令执行时间为10ns。在语音信号采集中, 模拟信号向数字信号转换（ADC)的精度和实时性对后续信号处理过程起到了重要作用。设计中采用TLC320AD50完成
5、语音信号的A/D转换。TLC320AD50是TI公司提供的一款32 bit同步串口A/D和D/A转换芯片，ADC之后有1个抽取滤波器以提高输入信号的信噪比, 其采样频率最高可达22.5 Kb/s，满足语音信号处理关于采样频率的要求。D DS SP P TMS320VC5502电源复位语音信号A AD DC CJTAGSRAM时时钟钟F FL LA AS SH H图 2-1 系统结构框图2.12.1 DSPDSP 核心模块的设计核心模块的设计TMS320VC5502 是整个数据采集系统中，核心处理部分。把缓存器的数据转存到海量存储器中，并对 CPLD 逻辑的工作方式，工作时钟进行控制，同时还完成
6、与上位机的通信。TMS320VC5502 有 2 个 MAC 单元，4 个 40 位累加器，能够在单周期内作 2 个 17*17 的乘法运算。在这里，选用 TMS320VC5502 的数据空间用做 SRAM 的扩展，选用TMS320VC5502 的 I/O 空间用做 FLASH 扩展。DSP 核心模块充当整个系统的 CPU 的功能，除了承担对 AD 转换器送来的信号做相应的处理之外，还驱动 RS-232 串行通信链路将相应的数据及时的传到上位机上以备做之后的相关处理或计算，这就要求 DSP 芯片的处理能力相当的强大和速度必须与 ADC 相匹配，这一点 TMS320VC5502 完全有能力做到。
7、2.22.2 A A/D D 转换模块转换模块A/D 转换模块是整个系统的主要部分，它接收来自外部的信号或模拟数据，然后经过处理转换成数字信号传递给 CPU 做后续的处理。设计中采用 TLC320AD50 完成语音信号的 A/D 转换。TLC320AD50 是 TI 公司提供的一款 16 bit 同步串口 A/D 和 D/A 转换芯片，ADC 之后有 1 个抽取滤波器以提高输入信号的信噪比, 其采样频率最高可达 22.5 Kb/s，满足语音信号处理中关于采样频率的要求。TLC320AD50(以下简称 AD50 )是 TI 生产的多媒体音频编解码器芯片,它集成了 16 位A/D 和 D/A 转换
8、器,采样速率最高可达 22.05KHz,其采样速率可通过 DSP 编程来设置。在AD50 内部 ADC 之后有抽样滤波器,以提高输入信号的信噪比,在 DAC 之前有插值滤波器,以保证输出信号平滑。AD50 内部有 7 个数据和控制寄存器,用于编程设置它们的工作状态。由于语音信号的频率范围在 200Hz23400Hz 之间,采样率一般设定为 8kHz,所以用 AD50做 AD 转换器非常合适。AD50 的工作方式和采样频率均通过串口编程来实现。由于转换的数据和控制数据是通过同一串行口进行传输的,所以 AD50 中有首次通信和二次通信。首次通信专用于转换数据的传送,其时序如图 2 所示。二次通信则
9、用来设置和读出寄存器的值,所有的寄存器都在二次通信时编程。启动二次通信有两种方法,一种是在 FC 上加高电平,第二种是将 15 位方式在首次通信的 D IN 的 LSB 位置为 1。AD50 完成语音信号采集后,在DSP 中进行相应的处理算法,语音信号经处理再从 AD50 输出。图 2-2 TMS320VC5502 芯片D SP_D B1 6DSP_DB17 DSP_DB18DSP_DB19 DSP_DB20 DSP_DB21 DSP_DB22 DSP_DB23DSP_DB24 DSP_DB25DSP_DB26 DSP_DB27 DSP_DB28DSP_DB29 DSP_DB30 DSP_DB
10、31DSP_A6 DSP_A7DSP_A8 DSP_A9 DSP_A10 DSP_A11DSP_A12 DSP_A13DSP_A14 DSP_A15DSP_A16 DSP_A17DSP_A18 DSP_A19D SP_A 20 D SP_A 21D SP_D B0D SP_D B1D SP_D B2D SP_D B3D SP_D B4D SP_D B5D SP_D B6D SP_D B7D SP_D B8D SP_D B9D SP_D B1 0D SP_D B1 1D SP_D B1 2D SP_D B1 3D SP_D B1 4D SP_D B1 5D SP_H R/WD SP_ TR ST
11、D SP_X 2 D SP_X 1GPI061GPI042GPI023GPI014GPI005TIM16TIM07INT08CVDD9INT110INT211DVDD12INT313NMI/WDTDUT14IACK15VSS16CLKR017DR018FSR019CLKX020CVDD21DX022FSX023CLKR124DR125FSR126DX127CLKX128VSS29FSX130DR231DX232CVDD33SP334SP235DVDD36SP137SP038VSS39SCL40SDA41HC142HC043HCS44H CN T L145H CN T L046V SS47H R
12、/ W48H D S249C VD D50H D S151H RD Y52D VD D53C LK O UT54X F55C 1557C 1458H IN T59PVD D60N C261X 162X 2/C L KIN63E M IFC LK S64V SS65C 1366C 1267C 1168C 1069C 970C 871C 772V SS73E CL KIN74E CL KO U T275E CL KO U T176C VD D77C 678C 579D VD D80C 481C 382V SS83C 284C 185C 086A 2187A 2088A1989A1890VSS91A
13、1792A1693DVDD94A1595A1496VSS97A1398A1299CVDD100A11101A10102A9103A8104DVDD105A7106A6107A5108VSS109A4110A3111A2112CVDD113D31114D30115D29116VSS117D28118D27119D26120CVDD121D25122D24123DVDD124D23125D22126D21127D20128D19129VSS130D18131D17132D 1613 3 D 1513 4 D 1413 5 D 1313 6 D 1213 7 D 1113 8 D 1013 9 D
14、914 0 D VD D14 1 D 814 2 D 714 3 V SS14 4 D 614 5 D 514 6 D 414 7 C VD D14 8 D 314 9 D 215 0 D 115 1 D 015 2 V SS15 3 E M U 1 /O FF15 4 E M U 015 5 T DO15 6 V SS15 7 T DI15 8 T R ST15 9 T CK16 0 T M S16 1 R E SE T16 2 H PIEN A16 3 H D716 4 C VD D16 5 H D616 6 H D516 7 D VD D16 8 H D416 9 H D317 0 C
15、VD D17 1 H D217 2 H D117 3H D017 5 G PI0717 6V SS17 7TMS320C5502DSPV SS56T M S 32 0C 55 02 DS PDSP_DR0DSP_DX0DSP_FSR0DSP_FSX0DSP_CLKRODSP_CLKX03 3 硬件设计硬件设计由系统结构框图可知，系统主要包括实现模/数转换的 A/D 模块、掉电时存放程序的Flash 模块、为 DSP 提供电源的外部电源模块、时钟模块，复位电路模块、实现程序下载的 JTAG 接口模块以及外接扩展存储器等几个部分.系统结构框图如图 2-1 所示。3.13.1 DSPDSP 芯片芯片
16、作为 DSP 家庭高性价比代表的 16 位定点 DSP 芯片，C5402 适用于语音通信等实时嵌入应用场合。与其它 C54X 芯片一样,C5402 具有高度灵活的可操作性和高速的处理能力。其性能特点如下：操作速率可达 100MIPS;具有先进的多总线结构，三条 16 位数据存储器总线和一条程序存储器总线；40 位算术逻辑单元（ALU） ，包括一个 40 位桶形移位器和两个40 位累加器；一个 1717 乘法器和一个 40 位专用加法器，允许 16 位带/不带符号的乘法；整合维特比加速器，用于提高维特比编译码的速度;单周期正规化及指数译码；8 个辅助寄存器及一个软件栈，允许使用业界最先进的定点 DSP C 语言编译器；数据/程序寻址空间为1M16bit，内置 4K16bit ROM 和 16K16bit RAM；内置可编程等待状态发生器、锁相环（PLL）时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的 8 位并行 HPI 口、两个 16 位定时器以及 6
