《基于DSP的实时语音处理设计》由会员分享，可在线阅读，更多相关《基于DSP的实时语音处理设计（15页珍藏版）》请在金锄头文库上搜索。
1、基于 TMS320VC5402 的音频信号采集与处理系统。介绍了该系统的总体方案和硬软件设计。讨论了模/数(A/D)和数/模(D/A)转换电路的设计方法以及如何利用 TMS320VC5402 的多通道缓冲同步串口(McBSP)和 PCM1800 及 PCM1744 芯片接口来实现音频信号的采集和输出。通过改变输入输出压缩比例自动控制增益的幅度，扩大了接收机的接受范围，它能够在输入信号幅度变化很大的情况下，使输出信号保持恒定或仅在较小范围内变化，不至于因为输入信号太小而无法正常工作，也不至于因为输入因为输入信号太大而使接收机发生饱和或阻塞。实验证明：所设计的基于 DSP 的硬件和软件系统是一个很
2、好的音频信号采集与处理系统。绪言近年来，随着 DSP 技术的普及和低价格、高性能 DSP 芯片的出现，DSP已越来越多地被广大的工程师所接受，并越来越广泛地被应用于各个领域，例如：语音处理、图像处理、模式识别及工业控制等，并且已日益显示出其巨大的优越性。DSP 是利用专门或通用的数字信号处理芯片，以数字计算的方法对信号进行处理，具有处理速度快、灵活、精确、抗干扰能力强、体积小及可靠性高等优点，满足了对信号快速、精确、实时处理及控制的要求。对实时数字信号处理的应用需求和超大规模集成电路技术水平的飞速发展，推动着 DSP 性能不断提高。DSP 是一种专用的数字信号处理器。随着超大规模集成电路技术上
3、取得的突破进展，高度集成化的 DSP 数字信号处理器具有体积小、功耗低和运算速度快等诸多优点，因此非常适用于语音信号的压缩处理。基于 DSP 的实时语音处理系统，它具有可选择的信号采样速率和高性能的数字信号处理能力，不仅可以用来对立体音频信号进行实时编解码处理，还可以用来作为高速的实时信号采集与处理板使用。它包括多路语音实时采集，压缩处理，存储功能等基本功能。根据设计要求中的要点，所要设计的基于 DSP 的实时语音处理系统功能是，它能同时输入至少两路音频信号，而且能够对两路输入信号进行实时采集并将模拟信号数字化，然后对信号进行数字信号处理，并能够根据要求存储不少于10 小时的录音，最后输出音频
4、信号。那么在设计系统过程中，为满足要求要有信号采集，模/数及数/模转换，数字信号处理部分，包括数据压缩等，电源电路，复位电路，时钟电路。信号特征分析音频信号经过高精度高速的 ADC 转换后得到一串数字信号，分帧输入到波形输入缓冲区 RAM。然后由手动控制一种或几种处理算法将音频信号调入TMS320C5402 的内部进行高速运算。经过处理的音频信号，再输入到高精度高速的 DAC 转换器中，还原成模拟的声音信号，经音箱功率放大电路放大输出。一、本设计的任务1.输入信号为 2 路语音信号，要求系统能对 2 路输入信号进行实时采集、数字化处理、压缩、存储（录音），要保证一定的录音质量，录音时间不少于
5、10 小时。2.根据已知参数对输入信号特征进行分析、需求分析，选择确定DSP芯片型号、语音采集芯片型号，完成系统硬件设计。二、本设计的实现方案1、系统结构框图:高精度高速音频信号 ADC波形输入缓冲区 RAMTMS320VC5402波形输出缓冲区 RAM高精度高速音频信号 DAC音频处理程序存储区 EPROM语音信号存储器SDRAM电源复位电路音频系统应该具有较宽的动态范围，选择 1624 位的 ADC 和 DAC 能完全捕获或恢复高保真的音频信号。系统的核心芯片(DSP)选用美国 TI 公司的TMS320VC54021(以下简称C5402)。2、 DSP 芯片模块是整个实时语音处理系统的核心
6、部分，它对经数字化的信号进行压缩，编解码等。A/D 转换模块功能是把模拟信号数字化，包括采集和量化，这部分为 DSP处理语音数字信号做好了准备；D/A 转换模块就是把数字信号转换为模拟的信号，输出音频信号。SDRAM（动态随机存储器）存储器模块主要是为 DSP 处理器扩展存储容量，达到要求的存储容量；但要注意的是要与 DSP 处理器的速度相匹配，以便良好的运行。电源模块是为内部芯片及周边系统电路提供能量的部分。复位电路模块3、DSP 处理器：作为 DSP 家族高性价比代表的 16 位定点 DSP 芯片，C5402 适用于语音通信等实时嵌入应用场合。与其它C54X 芯片一样，C5402 具有高度
7、灵活的可操作性和高速的处理能力。其性能特点如下：操作速率可达 100MIPS；具有先进的多总线结构，三条 16 位数据存储器总线和一条程序存储器总线；40 位算术逻辑单元 (ALU)，包括一个 40 位桶形移位器和两个 40 位累加器；一个 1717乘法器和一个 40 位专用加法器，允许 16 位带/不带符号的乘法；整合维特比加速器，用于提高维特比编译码的速度；单周期正规化及指数译码；8 个辅助寄存器及一个软件栈，允许使用业界最先进的定点 DSP C 语言编译器；数据/程序寻址空间为 1M16bit，内置 4K16bit ROM 和 16k16bit RAM；内置可编程等待状态发生器、锁相环
8、(PLL)时钟产生器、两个多通道缓冲串口、一个与外部处理器通信的 8 位并行 HPI 口、两个 16 位定时器以及 6 通道 DMA 控制器且低功耗。与C54X 系列的其它芯片相比，5402 具有高性能、低功耗和低价格等特点。它采用 6 级流水线，且当 RPT(重复指令)时，一些多周期的指令就变成了单周期的指令；芯片内部 RAM 和 ROM 可根据 PMST 寄存器中的 OVLY 和 DROM 位灵活设置。这些都有利于算法的优化。三、硬件设计1、C5402 采用 3.3V 和 1.8V 电源供电，其中 I/O 采用 3.3V 电源供电，芯片的核采用 1.8V 电源供电。而实际常用的只有 5V
9、电源，所以必须采用电源转换芯片。选用 TPS7301 和 TPS7333 两块电源转换芯片(它们都是 TI 公司为配合DSP 而设计的电源转换芯片)，分别接上适当的外围电阻，构成电阻分压器，即可调整两块芯片的输出电压分别为 3.3V 和 1.8V。A/D 电路PCM1800 是双声道单片 型 20 位 ADC，单+5V 电源供电，信噪比为95dB，动态范围为 95dB，其内部嵌有高通滤波器，具有 PCM 音频接口和四种数据格式，分为主控和受控两种模式，采样频率可选为 32kHz、44.1KHz 和48KHz。2、 PCM1800 构成音频信号采集系统时，主要涉及到 BCK(位时钟信号)、LRC
10、K(采样时钟信号)、FSYNC(帧同步信号)、DOUT(数字信号输出)、SYSCLK(系统时钟输入)这几个对时序有要求的引脚。通过对引脚 MODE0 和 MODE1 进行编程，可让 PCM1800 工作于主控模式(Master Mode)。此时，BCK、LRCK、FSYNC 均作为输出，其时序由 PCM1800 内部的时钟产生电路控制。但 SYSCLK 只能由外部提供(这里用C5402 的 TOUT 脚输出信号提供)。 PCM1800 的系统时钟只能是256fs、384fs 或者 512fs，这里 fs 是音频信号采样频率。在主控模式时，FSYNC 用来指明 PCM1800 的 DOUT 输出
11、的有效数据，它的上升沿表明一帧数据的起始，下降沿表明一帧数据的结束。FSYNC 的频率是采样时钟频率 LRCK 的 2 倍。在此模式下，位时钟信号 BCK 的频率是采样时钟频率 LRCK 的 64 倍。3、 通过对 PCM1800 的 FMT0、FMT1 两引脚编程(FMT01，FMT10)，可以设置 PCM1800 输出的数据格式为 20 位的 IIS 格式。为了保证在数据处理时不影响新数据的接收以及在接收数据时不中断正在进行的数据处理过程，采用了多通道缓冲同步串口(McBSP)。 PCM1800 与C5402 连接后，C5402 使用缓冲串口0 接收数据，各种同步信号由 PCM1800 产
12、生，C5402 是被动接收各种信息。PCM1800 与C5402 的硬件接线图如图 2 所示。 PCM1800 与 C5402 的硬件接线图4、电源管理功能模块所用器件: TPS73HD301( 3.3-V/Adjustable Output,)该芯片一端输入可调,范围是（1.2-9.7V）D/A 电路PCM1744 是双声道立体声 DAC，包含数字滤波器和输出放大器，动态范围为95dB，具有多种采样频率可选，最高可达 96kHz。采用 24 位的 IIS 数据输入格式。PCM1744 的操作主要涉及到 LRCIN(采样时钟信号输入)、BCKIN(位时钟信号输入)、SCKI(系统时钟输入)、D
13、IN(数据输入)这几个对时序有要求的引脚。PCM1744 与C5402 连接后，C5402 使用缓冲串口 1 发送数据，各种时钟信号均由C5402 产生，PCM1744 被动接收各种信息。PCM1744 的系统时钟信号(SCKI)由C5402 的 TOUT 引脚提供，TOUT 是C5402 的定时器输出信号引脚，有较强的驱动能力，可以驱动多个芯片。PCM1744 的数据接收时钟格式必须是 IIS 格式，C5402 在缓冲串口寄存器中设置各种时钟方式时，必须满足 IIS 格式的要求。C5402 作为主动工作器件，可以对其缓冲串口输出信号进行调整。输出的采样时钟信号、位时钟信号可以在 McBSP
14、寄存器 SRGR1 和 SRGR2 中设置，设置遵循图 3 的原则。C5402 时钟发生流程图基本的时钟信号可以来自 CPU 时钟，也可以来自晶振时钟，这在 SRGR2 寄存器中的第 13 位设置。基本时钟输入后，经 CLKGDV(SRGR1 的第 7 位到第 0 位)所设置的值进行第一次分频，得到位时钟信号(由 BCLKX1 脚输出)。值得注意的是，位时钟信号最高为 DSP 频率的一半。位时钟信号经 FPER(SRGR2 的第 11 位到第 0 位)和 FWID(SRGR1 的第 15 位到第 8 位)所设置的值进一步分频得到采样时钟信号(由 BFSX1 脚输出)，FPER 和 FWID 分
15、别设置采样时钟信号的低电平和高电平的时间值。C5402 与 PCM1744 的硬件接线如图 4 所示。PCM1744 与 C5402 接线图PCM1800 完成音频信号采集后，在 DSP 的外扩程序存储器中嵌入相应的处理算法，语音信号经处理后，再从 PCM1744 输出。复位电路:所用芯片为 74HC14 存储器模块：所用芯片为 MT48LC8M8A2TG-75存储容量 Density 为 64Mb数据宽度 16 位 工作电压 3.3V TSOP 封装 54 管脚 时钟速率 133 MHz 四、软件设计1、在本课程设计中的一些主要的程序语音的采集滤波与放大int dIn21=0,mOut21=
16、0; /定义 dIn mOutchar dOut ;char hn21=0.05;int Read_BSP1(void);void Write_BSP1(int);void Led_Light(void);int AGC_audio(int);/ Main programvoid main() init_board();while (1) int i,j; dOut=0;for (i=0;imaxArrIn) /如果输入信号大于临时正峰值 maxArrInmaxArrIn=AGC_in; /则更新临时峰值if(-1*AGC_inmaxArrIn) /早果输入信号大于临时负峰值 maxArrInmaxArrIn=-1*AGC_in; /则更新临时峰值if(dTime4096) /
