《ch10数字集成电路基本单元与版图》由会员分享，可在线阅读，更多相关《ch10数字集成电路基本单元与版图（75页珍藏版）》请在金锄头文库上搜索。
1、1 12009/7/15第十章 数字集成电路基本单元与版图第十章 数字集成电路基本单元与版图10.1 TTL基本电路基本电路10.2 CMOS基本门电路及版图实现10.3 数字电路标准单元库设计10.4 焊盘输入输出单元10.5 了解CMOS存储器2 22009/7/1510.1 TTL基本电路基本电路图10.1 TTL反相器的基本电路Rb1T1T2T3T4GNDD负 载v0Re2Rc2Rc41VCC（5V）3 32009/7/15CBAL=图10.3 具有多发射极晶体管的3输入端与非门电路： （a）电路图，（b）符号4 42009/7/15R1AT1AT2AT3T4GNDDRe2R2R4VC
2、CR1BT1BT2BGNDBALABBAL+=1（a）（b）图10.4 TTL或非门 (a) 电路图 (b) 符号5 52009/7/15第十章 数字集成电路基本单元与版图第十章 数字集成电路基本单元与版图10.1 TTL基本电路10.2 CMOS基本门电路及版图实现基本门电路及版图实现10.3 数字电路标准单元库设计10.4 焊盘输入输出单元10.5 了解CMOS存储器6 62009/7/1510.2.1 CMOS反相器反相器1. 电路图电路图标准的CMOS反相器 电路如图所示。 注意1： ? NMOS和PMOS的衬底是分开的， ? NMOS的衬底接最低电位地， ? PMOS的衬底接最高电位
3、Vdd。7 72009/7/15注意2：? NMOS的源极接地， 漏极接高电位；? PMOS的源极接Vdd， 漏极接低电位。注意3： 输入信号Vi对两管来说， 都是加在g和s之间， 但是 由于NMOS的s接地， PMOS的s接 Vdd，所以Vi对 两管来说参考电位是不同的。8 82009/7/152. 转移特性转移特性在分析CMOS反相器的特性时，注意如下事实：? 在电路中，PMOS和NMOS地位对等，功能互补? 它们都是驱动管，都是有源开关，部分的互为负载： ? 它们都是增强型 MOSFET ? 对于NMOS有? 对于PMOS有? 对输入和输出信号而言，PMOS和NMOS是并联的Vi Vtn
4、导通Vi Vdd- |Vtp| 截止 Vi 0， Pdc 0。22222009/7/153. CMOS反相器的瞬态特性反相器的瞬态特性研究瞬态特性与研究静态特 性不同的地方在于必须考虑负载 电容（下一级门的输入电容）的 影响。 脉冲电路上升，下降和延迟时 间的定义，即如图所示。tr：(Vo=10%VomaxVo=90%Vomax) tf：(Vo=90%VomaxVo=10%Vomax) td ：(Vi=50%VimaxVo=50%Vomax) 23232009/7/15i) Vi从从1到到0, CL充电充电。在此过程中，NMOS和PMOS源、漏极间电压的变化过程为：Vdsn：0Vdd|Vdsp
5、|：Vdd0 ，即123原点CMOS反相器的瞬态特性反相器的瞬态特性24242009/7/15考虑到上拉管导通时先为饱和状态而后为非饱和状 态，故输出脉冲上升时间可分为两段来计算。CMOS反相器的瞬态特性反相器的瞬态特性25252009/7/15a、饱和状态时、饱和状态时假定VC(0)=0, 恒流充电时间段有积分得，()dtdVCVV21o L2tpddp=()() ()= =tpddVV1 . 02tpddpddtpL o2tpddpL 1rVVV1 . 0VC2dV VVC2tCMOS反相器的瞬态特性反相器的瞬态特性26262009/7/15b、 非饱和状态时、 非饱和状态时线性充电时间段
6、有，积分得，经变量代换，部分分式展开，可得，总的充电时间为，tr=tr1+tr2如果Vtp= -0.2 Vdd，则()()()dtdVCVV21VVVVo L2 oddoddtpddp=()()() =ddtpV9 . 0V2 oddoddtpddopL 2r VV21VVVVdVCt()=ddtpddtpddpL 2rVV20V19lnVVCttpddpL rVV1C3tCMOS反相器的瞬态特性反相器的瞬态特性27272009/7/15ii) Vi从从0到到1, CL放电放电NMOS的导通电流开始为饱和状态而后转为非饱和状 态，故与上面类似，输出脉冲的下降时间也可分为两段 来计算。如图所示。
7、CMOS反相器的瞬态特性反相器的瞬态特性28282009/7/15a、饱和状态 假定VC(0)=Vdd，恒流放电时间段有，积分得，()dtdVCVV21o L2 tnddn=()() ()=tnddddVVV9 . 02 tnddntnddL o2 tnddnL 1fVVVV1 . 0C2dVVVC2tCMOS反相器的瞬态特性反相器的瞬态特性29292009/7/15b、非饱和状态、非饱和状态 线性放电时间段有，()dtdVCV21VVVo L2 dsdstndsn= ()=ddtnddV1 . 0VV2 ootnddonL 2f V21VVVdVCt() =ddtnddtnddnL VV20
8、V19lnVVCCMOS反相器的瞬态特性反相器的瞬态特性30302009/7/15总的放电时间为 tf= tf1 + tf2 如果Vtn= 0.2 Vdd，则如果Vtn= |Vtp|，n=p，则 tr= tf CMOS的输出波形将是对称的。tnddnL fVV1C3tCMOS反相器的瞬态特性反相器的瞬态特性31312009/7/15图10.18 反相器电路图到符号电路版图的转换（a）电路图，（b）漏极连线，（c）电源与地 线连线，（d）栅极与输入输出连线VDDVSS输入输出输入输出32322009/7/15图10.19 各种形式的反相器版图（a）垂直走向MOS管结构， （b）水平走向MOS管结
9、构， （c）金属线从管子中间穿过的水平走向MOS管结构， （d）金属线从管子上下穿过的水平走向MOS管结构 （e）有多晶硅线穿过的垂直走向MOS管结构33332009/7/15并联反相器版图（a）直接并联，（b）共用漏区，（c）星状连接34342009/7/1510.2.2 CMOS与非门和或非门与非门和或非门? 与非门和或非门电路：（a）二输入与非门，（b）二输入 或非门35352009/7/15与非门的版图? （a）按电路图转换，（b）MOS管水平走向设计36362009/7/15图10.23 或非门版图（a）输入向右引线，（b）输入向上引线VddVssBAVddVss37372009/7
10、/1510.2.3 CMOS传输门和开关逻辑传输门和开关逻辑工作原理工作原理 传输门：（a）电路（b）符号; 开关逻辑与或门CCCBCCAF+=38382009/7/15工作原理工作原理 (续)（a）“异或”和（b）“异或非”门电路BABBAF+=BABBAF+=B39392009/7/15工作原理工作原理 (续)不同功能的线或电路：（a）电路图，（b）逻辑图EEE40402009/7/15CMOS传输门版图实现41412009/7/15三态门：（a）常规逻辑门结构，（b）带传输门结构10.2.4 三态门三态门42422009/7/15三态门版图43432009/7/1510.2.5 驱动电路
11、驱动电路? 驱动电路的结构示意图44442009/7/15驱动电路版图45452009/7/1510.3 数字电路 标准单元库设计数字电路 标准单元库设计? 基本原理? 标准单元设计流程图46462009/7/15库单元设计标准单元库中的单元电路是多样化的，通常包含上 百种单元电路，每种单元的描述内容都包括： （1）逻辑功能； （2）电路结构与电学参数； （3）版图与对外连接端口的位置； 对于标准单元设计EDA系统而言，标准单元库应包 含以下三个方面的内容： （1）逻辑单元符号库与功能单元库； （2）拓扑单元库； （3）版图单元库。47472009/7/15库单元设计 (续)下图给出了一个简单
12、反相器的逻辑符号、单元拓扑和单元版图（a）逻辑符号（b）单元拓扑（c）单元版图48482009/7/1510.4 焊盘输入输出单元10.4.1 输入单元输入单元主要承担对内部电路的保护，一般认为外部 信号的驱动能力足够大，输入单元不必具备再驱动功能。 因此，输入单元的结构主要是输入保护电路。 为防止器件被击穿，必须为这些电荷提供“泄放通 路”，这就是输入保护电路。输入保护分为单二极管、电 阻结构和双二极管、电阻结构。49492009/7/15输入单元(续)? 单二极管、电阻电路双二极管、电阻保护电路50502009/7/1510.4.2 输出单元A. 反相输出I/OPAD 顾名思义，反相输出就
13、是内部信号经反相后输出。这 个反相器除了完成反相的功能外，另一个主要作用是提供 一定的驱动能力。图10.37是一种p阱硅栅CMOS结构的反 相输出单元，由版图可见构造反相器的NMOS管和PMOS 管的尺寸比较大，因此具有较大的驱动能力。51512009/7/15输出单元 (续) ? p阱硅栅CMOS反相输出I/OPAD 52522009/7/15输出单元 (续)? 去铝后的反相器版图53532009/7/15输出单元 (续)? 大尺寸NMOS管版图结构和剖面54542009/7/15输出单元 (续) ? 反相器链驱动结构? 假设反相器的输入电容等于Cg，则当它驱动一个输入电容 为fCg的反相器
14、达到相同的电压值所需的时间为f。如果 负载电容CL和Cg的CL/Cg = Y时，则直接用内部反相器驱 动该负载电容所产生的总延迟时间为ttol= Y。 ? 如果采用反相器链的驱动结构，器件的尺寸逐级放大f 倍，则每一级所需的时间都是f，N级反相器需要的总 时间是Nf。由于每一级的驱动能力放大f倍，N级反相 器的驱动能力就放大了f N倍，所以f NY。对此式两边取 对数，得： ?N=lnY/lnf ? 反相器链的总延迟时间ttol=N*f*=(f/lnf)*lnY55552009/7/15输出单元 (续)? 直接驱动和反相器链驱动负载时的延迟时间曲线56562009/7/15输出单元 (续)B.
15、 同相输出I/OPAD 同相输出实际上就是“反相反相”，或采用 类似于图10.40所示的偶数级的反相器链。为什 么不直接从内部电路直接输出呢？主要是驱动能 力问题。利用链式结构可以大大地减小内部负荷。 即内部电路驱动一个较小尺寸的反相器，这个反 相器再驱动大的反相器，在同样的内部电路驱动 能力下才能获得较大的外部驱动。57572009/7/15输出单元 (续)? C. 三态输出三态输出I/OPAD ? 所谓三态输出是指单元除了可以输出所谓三态输出是指单元除了可以输出“0”，“1”逻辑外，还 可高阻输出，即单元具有三种输出状态。同样，三态输出 的正常逻辑信号也可分为反相输出和同相输出。图逻辑外，
16、还 可高阻输出，即单元具有三种输出状态。同样，三态输出 的正常逻辑信号也可分为反相输出和同相输出。图10.42是 一个同相三态输出的电路单元的结构图。是 一个同相三态输出的电路单元的结构图。? 同相三态输出单元电路结构同相三态输出单元电路结构58582009/7/15输出单元 (续)? 同相三态输出单元版图59592009/7/15输出单元 (续)D. 漏极开路输出单元? 漏极开路结构实现 的线逻辑NNiAAAAAAbL2121+=+ +=60602009/7/1510.4.3 输入输出双向三态单元（I/O PAD）? 在许多应用场合，需要某些数据端同时具有输入、输出的 功能，或者还要求单元具有高阻状态。在总线结构的电子 系统中使用的
