《上海高级技师考试试题-应用电子实训题7_走马灯电路》由会员分享，可在线阅读，更多相关《上海高级技师考试试题-应用电子实训题7_走马灯电路（3页珍藏版）》请在金锄头文库上搜索。
1、应用电子技术模块实训题 7走马灯电路操作用时：120 分钟1 操作条件（1） 开发软件 Altera，MAX+PLUSII（2） 计算机（3） 可编程芯片 EPM7128SLC84-15（ALTERA 模块）（4） 开关模块 2（5） 万用表2 操作内容（1）用 Verilog HDL 硬件语言描述逻辑功能。（2）用图形输入法或 Verilog HDL 硬件语言输入法，实现逻辑问题的编辑、编译、管脚分配、仿真、下载，并演示。（3）书面回答问题。3操作要求（1）设计用开关控制的走马灯：开关为“1”时，通过 CPLD 来控制发光二极管，从 L1 到 L8 依次点亮，第二个灯点亮时第一个熄灭，每个灯
2、交换的时间为 0.5S；看上去的效果就象一个亮点从 L1 走向 L8,然后重复此循环。同时通过 CPLD 来控制 1 个静态数码管，用数字显示当前第几个灯亮。开关为“0”时，通过 CPLD 来控制发光二极管，从 L8 到 L1 依次点亮，第二个灯点亮时第一个熄灭，每个灯交换的时间为 0.5S；看上去的效果就象一个亮点从 L8 走向 L1,然后重复此循环，形成反向走马灯。同时通过 CPLD 来控制 1 个静态数码管，用数字显示当前第几个灯亮。（2）用 Verilog HDL 硬件语言描述其逻辑功能。写出程序。编写程序如下：module led8(L,k1,seg,clk);input clk,k
3、1;output 8:1L; /输出到 8 个 LED，低电平有效output 7:1seg; /输出到数码管，对应 gfedcba，高电平有效reg 7:1seg;reg 8:1L;reg 2:0count; /三位二进制加法计数always(posedge clk)if(k1) count=count+1;else count=count-1;always(count)begincase(count)3o0:begin L=8b11111110;seg=7b0000110;end3o1:begin L=8b11111101;seg=7b1011011;end3o2:begin L=8b11
4、111011;seg=7b1001111;end3o3:begin L=8b11110111;seg=7b1100110;end3o4:begin L=8b11101111;seg=7b1101101;end3o5:begin L=8b11011111;seg=7b1111101;end3o6:begin L=8b10111111;seg=7b0000111;end3o7:beginLl=8b01111111;seg=7b1111111;endendcaseendendmodule（3）用图形输入法或 Verilog HDL 硬件语言输入法，实现逻辑问题的编辑、编译、管脚分配、仿真、下载，并演
5、示。4、书面回答问题（下列三题中任选两题）（1）什么叫 CPLD？CPLD 至少包含哪几种结构？答：CPLD 是复杂可编程逻辑器件（Complex PLD）的简称。CPLD 由三部分组成：逻辑阵列块 LAB、I/O 控制块和可编程连线 PIA。（2）CPLD 和 FPGA 在很大程度上具有类似之处，但由于内部结构上的差异导致了它们在功能与性能上的差别，主要表现在哪几方面？CPLD FPGA结 构LAB 由与/或阵列组成的宏单元构成宏单元的输入变量多宏单元的数目较少LAB 中的基本单元为 LUTLUT 的输入变量少LUT 的数目很多集成度更高功 耗 相对较大 相对较小速 度 相对较快 相对较低适用范围 更适合于复杂的组合逻辑电路 更适合于复杂的时序逻辑电路编程方式用 EEPROM 或 FLASH 存储程序断电不丢失编程信息用 SRAM 存储程序，开机需从外部存储器写入程序断电丢失编程信息（3）MAX+PLUS编译器能接受哪些输入文件格式？答： 文本文件（AHDL/VHDL/VerilogHDL），图形文件、符号文件及波形文件。
