《《EDA技术与项目训练》课程试题库-EDA试卷》由会员分享，可在线阅读，更多相关《《EDA技术与项目训练》课程试题库-EDA试卷（11页珍藏版）》请在金锄头文库上搜索。
1、EDA 技术与项目训练课程试题库-EDA 试卷1. 一个项目的输入输出端口是定义在 。A. 实体中 B. 结构体中 C. 任何位置 D. 进程体 2. 描述项目具有逻辑功能的是 。A. 实体 B. 结构体 C. 配置 D. 进程 3. 关键字 ARCHITECTURE 定义的是 。A. 结构体 B. 进程 C. 实体 D. 配置 4. MAXPLUSII 中编译 VHDL 源程序时要求 。A. 文件名和实体可以不同名 B. 文件名和实体名无关 C. 文件名和实体名要相同 D. 不确定 5. 1987 标准的 VHDL 语言对大小写是 。 A. 敏感的 B. 只能用小写 C. 只能用大写 D.
2、不敏感6. 关于 1987 标准的 VHDL 语言中，标识符描述正确的是 。 A. 必须以英文字母开头 B. 可以使用汉字开头 C. 可以使用数字开头 D. 任何字符都可以 7. 关于 1987 标准的 VHDL 语言中，标识符描述正确的是 。 A. 下划线可以连用 B. 下划线不能连用 C. 不能使用下划线 D. 可以使用任何字符 8. 符合 1987VHDL 标准的标识符是 。 A. A_2 B. A+2 C. 2A D. 229. 符合 1987VHDL 标准的标识符是 。 A. a_2_3 B. a_2 C. 2_2_a D. 2a 10. 不符合 1987VHDL 标准的标识符是 。
3、 A. a_1_in B. a_in_2 C. 2_a D. asd_1 11. 不符合 1987VHDL 标准的标识符是 。 A. a2b2 B. a1b1 C. ad12 D. %50 12. VHDL 语言中变量定义的位置是 。 A. 实体中中任何位置 B. 实体中特定位置 C. 结构体中任何位置 D. 结构体中特定位置 13. VHDL 语言中信号定义的位置是 。 A. 实体中任何位置 B. 实体中特定位置 C. 结构体中任何位置 D. 结构体中特定位置14. 变量是局部量可以写在 。A. 实体中 B. 进程中 C. 线粒体 D. 种子体中 15. 变量和信号的描述正确的是 。 A.
4、变量赋值号是:= B. 信号赋值号是:= C. 变量赋值号是1, 4=0, OTHERS=1);QE (2), 4=E (3), 5=1, 7=E (5), OTHERS=E (4);A “11011011” B. “00101101” C. “11011001” D. “00101100” 45. VHDL 文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: signal declaration must have ； ，but found begin instead.其错误原因是 。A. 信号声明缺少分号。B. 错将设计文件存入了根目录，并将其设定成工程。
5、C. 设计文件的文件名与实体名不一致。D. 程序中缺少关键词。46. VHDL 文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: choice value length must match selector expression_r value length其错误原因是 。A. 表达式宽度不匹配。B. 错将设计文件存入了根目录，并将其设定成工程。C. 设计文件的文件名与实体名不一致。D. 程序中缺少关键词。47. MAX+PLUSII 的设计文件不能直接保存在 。 A 硬盘 B. 根目录 C. 文件夹 D. 工程目录 48. MAXPLUSII 是哪个公司
6、的软件 。 A. ALTERA B. ATMEL C. LATTICE D. XILINX 49. MAXPLUSII 不支持的输入方式是 。 A. 文本输入 B. 原理图输入 C. 波形输入 D. 矢量输入50. MAXPLUSII 中原理图的后缀是 。 A. DOC B. GDF C. BMP D. JIF 51. 在一个 VHDL 设计中 Idata 是一个信号，数据类型为 std_logic_vector，试指出下面那个赋值语句是错误的。 。 A.idata set project to current file B. assignpin/location chipC. nodeent
7、er node from SNF D. filecreate default symbol61. 在 EDA 工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为 。A.仿真器 B.综合器 C.适配器 D.下载器 62. VHDL 文本编辑中编译时出现如下的报错信息Error: Cant open VHDL “WORK” 其错误原因是 。A. 错将设计文件的后缀写成.tdf ，而非.vhd 。B. 错将设计文件存入了根目录，并将其设定成工程。C. 设计文件的文件名与实体名不一致。D. 程序中缺少关键词。63. 在 VHDL 的 CASE 语句中，条件句中的“=”不是操作符号，它只相当与 作
8、用。A. IF B. THEN C. AND D. OR64. 下面哪一条命令是 MAXPLUSII 软件中引脚锁定的命令 。A fileset project to current file Bnodeenter node from SNFC assignpin/location chip D filecreate default symbol65. 下列关于信号的说法不正确的是 。A . 信号相当于器件内部的一个数据暂存节点。B. 信号的端口模式不必定义，它的数据既可以流进，也可以流出。C. 在同一进程中，对一个信号多次赋值，其结果只有第一次赋值起作用。D. 信号在整个结构体内的任何地方都
9、能适用。66. 下面哪一个可以用作 VHDL 中的合法的实体名 。A. OR B. VARIABLE C. SIGNAL D. OUT167. VHDL 文本编辑中编译时出现如下的报错信息Error: Line1,File e:muxfilemux21.tdf: TDF syntax error其错误原因是 。A. 错将设计文件的后缀写成.tdf 而非.vhd 。B. 错将设计文件存入了根目录，并将其设定成工程。C. 设计文件的文件名与实体名不一致。D. 程序中缺少关键词。68. 下列关于变量的说法正确的是 。A. 变量是一个局部量，它只能在进程和子程序中使用。B. 变量的赋值不是立即发生的，
10、它需要有一个 延时。C. 在进程的敏感信号表中，既可以使用信号，也可以使用变量。D. 变量赋值的一般表达式为：目标变量名NULL；语句。C. CASE 语句中的选择值只能出现一次，且不允许有相同的选择值的条件语句出现 。D. CASE 语句执行必须选中，且只能选中所列条件语句中的一条。70. VHDL 中,为目标变量赋值符号是 。A. =: B. = C. 79.在 VHDL 中，含 WAIT 语句的进程 PROCESS 的括弧中 再加敏感信号，否则则是非法的。A. 可以 B.不能 C. 必须 D. 有时可以80.在 MAX+PLUSII 集成环境下为图形文件产生一个元件符号的主要作用是 。A
11、. 综合 B. 编译 C. 仿真 D.被高层次电路设计调用81.在 MAX+PLUSII 工具软件中，完成网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等操作，并检查设计文件是否正确的过程称为 。A. 编辑 B. 编译 C. 综合 D. 编程82. VHDL 文本编辑中编译时出现如下的报错信息Error: VHDL Design File “mux21” must contain an entity of the same name其错误原因是 。A. 错将设计文件的后缀写成.tdf 而非.vhd 。B. 错将设计文件存入了根目录，并将其设定成工程。C. 设计文件的
12、文件名与实体名不一致。D. 程序中缺少关键词。83. 执行下列语句后 Q 的值等于 。SIGNAL E: STD_LOGIC_VECTOR (2 TO 5);SIGNAL Q: STD_LOGIC_VECTOR (9 DOWNTO 2);E0, 4=0, OTHERS=1);QE (2), 4=E (3), 5=1, 7=E (5), OTHERS=E (4);A “11011011” B. “00110100” C. “11011001” D. “00101100” 84. 综合是 EDA 设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中， 是错误的。A.综合就是将电路的高级语言转化成低级的，可与 FPGA/CPLD 的基本结构相映射的网表文件；B.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是
