《数字电子时钟设计》由会员分享，可在线阅读，更多相关《数字电子时钟设计（19页珍藏版）》请在金锄头文库上搜索。
1、课 程 设 计 报 告 书课 程 设 计 报 告 书所属课程名称数字电子技术基础所属课程名称数字电子技术基础题目数字电子时钟设计题目数字电子时钟设计分院电 信 分 院分院电 信 分 院专业班级电信专业班级电信学号*学号*学生姓名*学生姓名*指导教师*指导教师*2015 年 1 月 7 日星期三目录目录目录.2 1 设计任务.3 1.1 设计目的.3 1.2 设计要求.3 1.3 功能扩展.3 1.4 方案对比.4 2.数字电子钟系统的设计.6 2.1 各部分设计原理.6 2.1.1 电源电路.7 2.1.2 晶体振荡及分频电路. 7 2.1.3 时间计数单元.8 2.1.4 译码与显示电路.1
2、1 2.1.5 校时校分电路.12 2.1.6 报时电路.12 2.2 扩展电路部分.13 2.2.1 扩展电路原理.13 2.2.2 星期计数器、译码、显示电路.14 2.3 整机原理图.15 2.4 元器件选择 2.4 元器件选择. 15 3 电路的调试及误差分析.16 3.1 总体的调试步骤.16 3.2 蜂鸣器功能测试.16 3.3 计时功能调试及误差.16 4 课程设计的收获、体会和建议.17 4.1 焊接调试过程中发现的问题如下. 17 4.2 设计体会.18 4.3 实验建议.18 参考文献.191 设计任务1 设计任务1.1 设计目的1.1 设计目的1,熟悉集成电路的引脚安排
3、2,掌握各芯片的逻辑功能及使用方法。 3、了解数字钟的组成及工作原理。 4,熟悉数字钟的设计与制作.1.2 设计要求1.2 设计要求1、时问计数电路采用 24 进制，从 00 开始到 23 后再回到 00; 2、各用 2 位数码管显示时、分、秒; 3、具有手动校时校分功能，可以分别对时、分进行单独校时，使其校正标准 时间; 4、计时过程具有报时功能，当时问到达整点前 10 秒开始，蜂鸣器 1 秒响 1 秒停地响 5 次。1、山一个数码显示管显示星期; 5、为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。1.3 功能扩展1.3 功能扩展1、由一个数码显示管显示星期，星期计数采用 7 进
4、制; 2、星期显示为，星期一至星期六显示分别为 1、2、3、4、5、6，星期天显示 为日(即为 8)。1.4 方案对比1.4 方案对比1、方案一 如图 1，可知此方案的电路的校时开关中，电路存在开关抖动问题，使电路无法 正常工作。图 1 方案一方案二 如图 2，此方案加采用基木 RS 触发器构成开关消除抖动电路。图 2 方案二总结:由于方案二很好的解决了开关抖动的现象，选用方案二。2.数字电子钟系统的设计2.数字电子钟系统的设计2.1 各部分设计原理2.1 各部分设计原理数字钟实际上是一个对标准频率(1HZ进行计数的计数电路。由于计数的起 始时问不可能与标准时间(如北京时间)一致，故需要在电路
5、上加一个校时电路， 同时标准的 1HZ 时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成 数字钟。 如下图 3 所示为数字钟的一般构成框图它由石英晶体振荡器、 分频电路、 计数器、译码显示器和较时电路组成。 数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。 它的计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能和 一些显示星期、报时、停电查看时问等附加功能。因此，一个基本的数字钟电路 主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振 荡器组成干电路系统由秒信号发生器、 “时、分、秒”计数器、译码器及显示器、 校时电
6、路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决 定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标难秒信号送入 “秒计数器”，“秒计数器”采用 60 进制计数器，每累计 60 秒发出一个“分脉 冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用 60 进 制计数器，每累计 60 分钟，发出一个“时脉冲”信号，该信号将被送到“时计 数器”。“时计数器”采用 24 进制计时器，可实现对一天 24 小时的累计。2.1.1 电源电路2.1.1 电源电路主要选用器件:变压器、电感、桥堆、稳压管 7805、电容 图 4 中， 是一个将频率为 50Hz220V 的单相交流电压转换为 5V 的直流电压的直 流电压的直流稳压电源，经过变压、整流、滤波、稳压后，输出为 5V 直流电压。图 4 电源电路2.1.2 晶体振荡及分频电路2.1.2 晶体振荡及分频电路图 5 品体振荡及分频电路图 5 中，石英晶体振荡器电路给数字钟提供一个频率稳定准确的 32 了 68Hz 的脉冲信号
