广西大学数字逻辑与逻辑设计课程考试试卷

上传人:ji****72 文档编号:35813535 上传时间:2018-03-20 格式:DOC 页数:8 大小:2.38MB
返回 下载 相关 举报
广西大学数字逻辑与逻辑设计课程考试试卷_第1页
第1页 / 共8页
广西大学数字逻辑与逻辑设计课程考试试卷_第2页
第2页 / 共8页
广西大学数字逻辑与逻辑设计课程考试试卷_第3页
第3页 / 共8页
广西大学数字逻辑与逻辑设计课程考试试卷_第4页
第4页 / 共8页
广西大学数字逻辑与逻辑设计课程考试试卷_第5页
第5页 / 共8页
点击查看更多>>
资源描述

《广西大学数字逻辑与逻辑设计课程考试试卷》由会员分享,可在线阅读,更多相关《广西大学数字逻辑与逻辑设计课程考试试卷(8页珍藏版)》请在金锄头文库上搜索。

1、- 1 -( 学年度第 学期)课程名称:数字逻辑与逻辑设计试卷类型:(A,B) 命题教师签名:教研室主任签名: 主管院长签名:考试过程中不允许将试卷拆开,否则以作弊论考试过程中不允许将试卷拆开,否则以作弊论。1、-1001 的补码是 。 A.01001 B.11001 C.10110 D.10111 ( )2、逻辑函数 F=的最简与或式为 。BDEACCBBAA.B.CBBA CBAC.D. ( CBBACBA)3、逻辑函数 F=的标准或与式为 。CACBBAA.(2,4,6,7)B.(0,1,4,7) C.(0,2,6,7)D.(1,3,4,5) ( ) 4、右图中为 TTL 逻辑门,其输出

2、 F 为 。A.CABB.BCA 年 月 日 考试用广西大学课程考试试卷班级:考位号:学号:姓名:题 号一二三四五总 分应得分2020102327100实得分评分:评卷人得 分评 卷 人一、单项选择题(本大题共 10 小题,每小题 2 分,共 20 分。在每小题给出的四个选项中,只有一项是符合题 意的,把你所选的选项前面的字母填在题后的括号内。 )装订线(答题不得超过此线)- 2 -C.CBAD. ( )BA 5、若 Y1(A,B,C)=(0,1,3,6,7),Y2(A,B,C)=(2,3,4,5,6),则正确的表述为 。A. Y1+Y2=1 B. Y1Y2=0 C. Y1= D. Y1=Y2

3、 ( )2Y6、JK 触发器要求状态由 01,其输入信号应为 。 A.JK=0XB.JK=1X C.JK=X0D.JK=X1 ( )7、如右图所示波形图表示的逻辑关系是 。A. B.ABF BAFC. F=AB D.不能确定 ( ) 8、下列函数中不会产生竞争冒险的是 。 A. B.ACBAF)(CABAFC. D. ( )(CABAFCBCABAF) 9、RAM 是 。 A、只读存储器 B、易失性存储器 C、非易失性存储器 D、以上都不是 ( )10、下列电路中能实现的电路是 。 ( )(CBCAF)A B C D- 3 -得 分评 卷 人二、填空题(本大题共 10 小题,每小题 2 分,共

4、 20 分。把答案 填在题中横线上。 )1、与二进制数(01011110)2相等的八进制数为 。2、逻辑函数 F=A+B 的对偶函数 F=_ _。BA 3、如下图所示 TTL 电路中,F= 。4、若施密特触发器的电源电压 VCC=6V,则回差电压U= V。5、石英晶体多谐振荡器的突出优点是 。6、的反函数是 。CDBAF7、欲将容量为1281 的 RAM 扩展为10248,则需要控制各片选端的辅助译码器的输出端数为 。8、如图所示 ROM,F1= ,F2= 。BBAA 21 FF9、FPGA 是 门阵列。10、8 位移位寄存器组成的环形计数器有 个有效状态。得 分评 卷 人三、作图题(10 分

5、)如图所示触发器,已知各输入波形,试画 Q 的波形。- 4 -得 分评 卷 人四、分析题(本大题共 2 个小题,共 23 分,每小题分值标在各 小题后)1、分析如图所示电路。 (8 分) 要求:(1)列写 B、A 的函数表达式及最简与或式。 (2)列写真值表。(3)功能描述。2、分析如图所示电路(15 分) 要求(1)时钟方程、驱动方程、输出方程 (2)状态方程 (3)状态表、状态图 (4)功能描述- 5 -得 分评 卷 人五、设计题(本大题共 3 个小题,共 27 分,每小题分值标在各 小题后)1、试设计一个 4 股东表决电路,A 占股份 40%,B 占股份 30%,C 占股份 20%,D

6、占股份 10%,当50%的股份同意时,提案通过,50%的股份同意 时,提案否决,=50%时,从新表决。用如图所示 3 入 8 出译码器及适当 逻辑们实现。 (10 分) 要求:(1)定义输出变量(2)列写真值表(3)列写输出函数表达式(4)画逻辑图2、用如图所示的双向移位寄存器及适当的逻辑门实现一个 1010 序列检测器,- 6 -当接收到 1010 时输出为 1。DIR右移输入,DIL左移输入(7 分)要求:(1)文字说明设计思想。(2)画逻辑图。双向移位寄存器功能表3、用 JK 触发器及必要的逻辑门设计一个带进位输出的四进制减法计数器。 (10 分) 要求:(1)画状态图和状态表。(2)状

7、态分配。 (3)画二进制状态表。 (4)求状态方程,驱动方程。 (5)检查能否自启动,画逻辑图。计网 04 数字逻辑与逻辑设计答案及评分细则(2006-1-1) 一、选择(每小题 2 分) D、A、D、D、A、B、C、D、B、B 二、填空(20,每小题 2 分)两空以上,错一空扣 1 分1、136 2、 3、 4、2V 5、频率稳定)(BABAF)(BA6、 7、8 8、F1=m(0,2)F2=m(1,2,3) DCCA)(9、现场可编程 10、8三、作图题(10 分)DRS1 S0工作状态0 1 1 1 1 0 0 0 1 1 0 1 1置 0 保持 右移 左移 并行输入- 7 -四、分析题

8、(23 分)1、 (1)B=I3+I2 (3 分)123IIIA(2) (3 分) (3) (2 分) 4 入 2 出优先编码器2、 (1)时钟方程、驱动方程、输出方程(5 分) 0120 QCPCPCPCP1020 KQJ 1111 KJ 12012 KQQJ2QY (2)状态方程(3 分)(3)状态表、状态图(6 分)五进制计数器(1 分)五、设计题(27 分) 1、 (10 分) 定义输出变量:通过 X,否决 Y,平局 Z 1 分I3 I2 I1 I0 B A 0 0 0 1 0 00 0 1 0 1 0 1 1 0 1 1 1- 8 -ABCD 总百分比% X Y Z 4 分 0 0

9、0 0 0 0 1 0 X=AB+AC+BCD 1 分分 0 0 0 1 10 0 1 0 0 0 1 0 20 0 1 0 0 0 1 1 30 0 1 0 0 1 0 0 30 0 1 0 0 1 0 1 40 0 1 0 0 1 1 0 50 0 0 1 或:最小项表达式 0 1 1 1 60 1 0 0 1 0 0 0 40 0 1 0 1 0 0 1 50 0 0 1 1 0 1 0 60 1 0 0 1 0 1 1 70 1 0 0 1 1 0 0 70 1 0 0 1 1 0 1 80 1 0 0 1 1 1 0 90 1 0 0 1 1 1 1 100 1 0 0 逻辑图 4 分2、7 分 (1)用串入并出功能。 2 分 (2)左移或右移,当 Q3Q2Q1Q0=1010 输出为 1,画图。 5 分3、10 分 (1)状态图、状态表(1 分) (2)A=00,B=11,C=10,D=01 (1 分)(3) Z (2 分)1Q0Q1 1nQ1 0nQ0 0 1 1 10 1 0 0 01 0 0 1 01 1 1 0 0(4) (5 分) 0101 010101 1QQZQQQQQQQnn0101 QKQJ 1100 KJ(5)可自启动画逻辑图(1 分)ABCDDCBBACAYDBCADCBAZ

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号