《基于vhdl语言的数字钟设计》由会员分享，可在线阅读，更多相关《基于vhdl语言的数字钟设计（13页珍藏版）》请在金锄头文库上搜索。
1、1一程序代码及其仿真：一程序代码及其仿真：1cnt60 子模块代码：子模块代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;ENTITY V_cnt60 IS PORT ( clk :IN std_logic;Q0,Q1,Q2,Q3,Q4,Q5,Q6,QC :OUT std_logic); END V_cnt60;ARCHITECTURE func OF V_cnt60 ISSIGNAL count1 :std_logic_vector(3 downto 0); SIGNAL count
2、2 :std_logic_vector(3 downto 0); SIGNAL carryin:std_logic; BEGINQ0 LED1LED1LED1LED1LED1LED1 NULL; ENDCASE; END process;process(code) BEGIN CASEcodeIS WHEN “0000“= SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A SE_A segment segment segment segment segment segment segment segment segment segment segment segment segment segment segment segment segment Q1 Q1 Q1 Q1 Q1 Q1 Q1 Q1 NULL;END CASE;END IF; END PROCESS; Q= Q1; END HBV;mul8_1 仿真波形：仿真波形：二二总体资源占用率：总体资源占用率：50%
