《dsp2812总结之(2)》由会员分享，可在线阅读，更多相关《dsp2812总结之(2)（14页珍藏版）》请在金锄头文库上搜索。
1、第二部分:GPIO一、56 个通用的数字 I/O 口，全部是多功能复用引脚，复用指的是这些引脚既可以作为DSP 片内外设，也可以作为通用的 I/O 口。表 2-1GPIOA 16 个 EVAGPIOB 16 个 EVBGPIOD 4 个 EVA EVBGPIOE 3 个 中断信号GPIOF 15 个 SPI SCIA CAN McBSP XFCPUGPIOG 2 个 SCIB二、GPIO 口的寄存器表 2-2GpioMuxRegs（控制） GPxMUX GPxDIR GPxQUAL EALLOW 保护GpioDataRegs（数据) GPxDAT GPxSET GPxCLEAR GPxTOGG
2、LE EALLOW 不保护 GPxSET GPxCLEAR GPxTOGGLE 写 0 无效三、配置 GPIO 口步骤1 配置 GPIO 口味 I/O 口或外设（ GPxMUX）,1外设， 0I/O2 如果 GPIO 中为 I/O 口，配置为输入（ 0）还是输出（1） ， （GPxDIR）3 如果 I.O 口为 I，通过 GPxDAT 读取 I/O 口状态4 如果 I/O 口为 O，配置 GPxDAT、GPxSET、GPxCLEAR5 复位时，GPIO 口为 I/O,且为输入 I6 GPxSET GPxCLEAR GPxTOGGLE 写 0 无效7 I/O 时，GPxDIR=1 表输出，GPx
3、DIR=0 表输入8 根分为 GpioMuxRegs 和 GpioDataRegs9 EALLOW表使能修改，EDIS 表禁止修改10 GPxDAT寄存器：输入方式读引脚状态，输出方式设定引脚状态。表 2-3 引脚功能和信号情况 引脚号名 字179针GHH封装176针PGF封装128 针PBK封装I/O/Z PU/PDS 说 明XINTF 信号（只限于 F2812）XA18 D7 158 O/Z XA17 B7 156 O/Z XA16 A8 152 O/Z XA15 B9 148 O/Z XA14 A10 144 O/Z XA13 E10 141 O/Z XA12 C11 138 O/Z X
4、A11 A14 132 O/ZXA10 C12 130 O/Z XA9 D14 125 O/Z 19 位 XINTF 地址总线XA8 E12 125 O/Z XA7 F12 121 O/Z XA6 G14 111 O/Z XA5 H13 108 O/Z XA4 J12 103 O/Z XA3 M11 85 O/Z XA2 N10 80 O/Z XA1 M2 43 O/Z XA0 G5 18 O/Z XD15 A9 147 I/O/Z PUXD14 B11 139 I/O/Z PUXD13 J10 97 I/O/Z PUXD12 L14 96 I/O/Z PUXD11 N9 74 I/O/Z P
5、UXD10 L9 73 I/O/Z PUXD9 M8 68 I/O/Z PUXD8 P7 65 I/O/Z PUXD7 L5 54 I/O/Z PUXD6 L3 39 I/O/Z PUXD5 J5 36 I/O/Z PUXD4 K3 33 I/O/Z PUXD3 J3 30 I/O/Z PUXD2 H5 27 I/O/Z PUXD1 H3 24 I/O/Z PUXD0 G3 21 I/O/Z PU16 位 XINTF 数据总线续表名 字 引脚号179 针GHH封装176 针 PGF封装128 针PBK封装I/O/Z PU/PD 说 明XINTF 信号（仅 F2812）XMP/ MCF1 17
6、I PU可选择微处理器/微计算机模式。可以在两者之间切换。为高电平时外部接口上的区域 7 有效，为低电平时区域 7 无效，可使用片内的 Boot ROM 功能。复位时该信号被锁存在 XINTCNF2 寄存器中，通过软件可以修改这种模式的状态。此信号是异步输入，并与 XTIMCLK 同步XHOLDE7 159 I PU外部 DMA 保持请求信号。 为低XHOLD电平时请求 XINTF 释放外部总线，并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有即将对 XINTF 进行访问时，XINTF 释放总线。此信号是异步输入并与 XTIMCLK 同步XHOLDAK10 82 O/Z 外部 DMA
7、 保持确认信号。当 XINTF 响应 的请求时 呈低电平，XHOLDXHOLDA所有的 XINTF 总线和选通端呈高阻态。和 信号同时发出。当有效（低）时外部器件只能使A用外部总线1AND0XZCSP1 44 O/Z XINTF 区域 0 和区域 1 的片选，当访问XINTF 区域 0 或 1 时有效（低）2P13 88 O/Z XINTF 区域 2 的片选。当访问 XINTF 区域 2 时有效（低）76B13 133 O/Z XINTF 区域 6 和 7 的片选。当访问区域6 或 7 时有效（低）XWEN11 84 O/Z 写有效。有效时为低电平。写选通信号是每个区域操作的基础，由 XTIM
8、INGx 寄存器的前一周期、当前周期和后一周期的值确定RDM3 42 O/Z 读有效。低电平读选通。读选通信号是每个区域操作的基础，由 XTIMINGx 寄存器的前一周期、当前周期和后一周期的值确定。注意： 和 是互斥信号XRDWEXR/ WN4 51 O/Z 通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期续表引脚号名 字 179 针GHH封装176 针PGF封装128针PBK封装I/O/Z PU/PDS 说 明XREADY B6 161 I PU数据准备输入，被置 1 表示外设已为访问做好准备。XREADY 可被设置为同步或异步输入。在同步模式中，XINTF 接口块在当
9、前周期结束之前的一个 XTIMCLK 时钟周期内要求 XREADY 有效。在异步模式中，在当前的周期结束前 XINTF 接口块以 XTIMCLK 的周期作为周期对 XREADY 采样3 次。以 XTIMCLK 频率对 XREADY 的采样与XCLKOUT 的模式无关JTAG 和其他信号X1/XCLKIN K9 77 58 I振荡器输入/内部振荡器输入，该引脚也可以用来提供外部时钟。28x 能够使用一个外部时钟源，条件是要在该引脚上提供适当的驱动电平，为了适应 1.8V 内核数字电源（VDD），而不是 3.3V 的I/O 电源（VDDIO ）。可以使用一个嵌位二极管去嵌位时钟信号，以保证它的逻辑
10、高电平不超过VDD（1.8V 或 1.9V）或者去使用一个 1.8V 的振荡器X2 M9 76 57 I 振荡器输出XCLKOUT F11 119 87 O 源于 SYSCLKOUT 的单个时钟输出，用来产生片内和片外等待状态，作为通用时钟源。XCLKOUT与 SYSCLKOUT 的频率或者相等，或是它的1/2，或是 1/4。复位时 XCLKOUT = SYSCLKOUT/4TESTSEL A13 134 97 I PD 测试引脚，为 TI 保留，必须接地XRSD6 160 113 I/O PU 器件复位（输入）及看门狗复位（输出）。器件复位，XRS 使器件终止运行， PC 指向地址 0x3F
11、 FFC0（注：0xXX XXXX 中的 0x 指出后面的数是十六进制数。例如 0x3F FFC0=3FFFC0h）当 XRS为高电平时，程序从 PC 所指出的位置开始运行。当看门狗产生复位时，DSP 将该引脚驱动为低电平，在看门狗复位期间，低电平将持续 512 个XCLKIN 周期。该引脚的输出缓冲器是一个带有内部上拉（典型值 100mA）的开漏缓冲器，推荐该引脚应该由一个开漏设备去驱动TEST1 M7 67 51 I/O 测试引脚，为 TI 保留，必须悬空TEST2 N7 66 50 I/O 测试引脚，为 TI 保留，必须悬空续表引脚号名 字 179 针GHH封装176 针PGF封装128
12、 针PBK封装I/O/Z PU/PDS 说 明TRSB12 135 98 I PD有内部上拉的 JTAG 测试复位。当它为高电平时扫描系统控制器件的操作。若信号悬空或为低电平，器件以功能模式操作，测试复位信号被忽略注意：在 上不要用上拉电阻。它内TRS部有上拉部件。在强噪声的环境中需要使用附加上拉电阻，此电阻值根据调试器设计的驱动能力而定。一般取 22k即能提供足够的保护。因为有了这种应用特性，所以使得调试器和应用目标板都有合适且有效的操作TCK A12 136 99 I PU JTAG 测试时钟，带有内部上拉功能TMS D13 126 92 I PUJTAG 测试模式选择端，有内部上拉功能，
13、在 TCK 的上升沿 TAP 控制器计数一系列的控制输入TDI C13 131 96 I PU带上拉功能的 JTAG 测试数据输入端。在TCK 的上升沿，TDI 被锁存到选择寄存器、指令寄存器或数据寄存器中TDO D12 127 93 O/Z JTAG 扫描输出，测试数据输出。在 TCK的下降沿将选择寄存器的内容从 TDO 移出EMU0 D11 137 100 I/O/Z PU带上拉功能的仿真器 I/O 口引脚 0，当为高电平时，此引脚用作中断输入。TGS该中断来自仿真系统，并通过 JTAG 扫描定义为输入/输出EMU1 C9 146 105 I/O/Z PU仿真器引脚 1，当 为高电平时，此
14、TGS引脚输出无效，用作中断输入。该中断来自仿真系统的输入，通过 JTAG 扫描定义为输入/输出ADC 模拟输入信号ADCINA7 B5 167 119 I 采样/保持 A 的 8 通道模拟输入。在器件ADCINA6 D5 168 120 IADCINA5 E5 169 121 IADCINA4 A4 170 122 IADCINA3 B4 171 123 IADCINA2 C4 172 124 IADCINA1 D4 173 125 IADCINA0 A3 174 126 I未上电之前 ADC 引脚不会被驱动续表引脚号名 字 179 针GHH封装176 针PGF封装128 针PBK封装I/O
15、/Z PU/PDS 说 明ADCINB7 F5 9 9 IADCINB6 D1 8 8 IADCINB5 D2 7 7 IADCINB4 D3 6 6 IADCINB3 C1 5 5 IADCINB2 B1 4 4 IADCINB1 C3 3 3 IADCINB0 C2 2 2 I采样/保持 B 的 8 通道模拟输入。在器件未上电之前 ADC 引脚不会ADCREFP E2 11 11 OADC 参考电压输出（2V）。需要在该引脚上接一个低 ESR（50m1.5）的10F陶瓷旁路电容，另一端接至模拟地ADCREFM E4 10 10 OADC 参考电压输出（1V）。需要在该引脚上接一个低 ESR（50m1.5）的10F陶瓷旁路电容，另一端接至模拟地ADCRESE-XT F2 16 16 O ADC 外部偏置电阻（24.9k）ADCBGREFN E6 164 116 I 测试引脚，为 TI 保留，必须悬空AVSSREFBG E3 12 12 I ADC 模拟地AVDDREFBG E1 13 13 I ADC 模拟电源（3.3V）ADCLO B3 175 127 I 普通低侧模拟输入VSSA1 F3 15 15 I ADC 模拟地VSSA2 C5 165 1
