数字电路试卷

上传人:xzh****18 文档编号:34574912 上传时间:2018-02-25 格式:DOC 页数:5 大小:166.50KB
返回 下载 相关 举报
数字电路试卷_第1页
第1页 / 共5页
数字电路试卷_第2页
第2页 / 共5页
数字电路试卷_第3页
第3页 / 共5页
数字电路试卷_第4页
第4页 / 共5页
数字电路试卷_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

《数字电路试卷》由会员分享,可在线阅读,更多相关《数字电路试卷(5页珍藏版)》请在金锄头文库上搜索。

1、数字电路考试题(B 卷)姓名 成绩 一、填空题(每小题 1 分,共 20 分)1、数字信号的时间和数值上的特点是 。2、触发器有两个稳定的状态: 为触发器的 状态, 为触发器的 状态。=,0Q0=,1Q3、三态门有三种输出状态,即高电平,低电平和 。4、 ACBF+=,则 _=F。5、由与非门构成的基本 RS 触发器,两个输入端 不能同时为 。SR、6、触发器的类型从逻辑功能上分为 触发器, 触发器, 触发器, 触发器,触发器。7、时序逻辑电路由 电路和 电路组成。8、逻辑函数的三个重要法则,分别是代入法则 、 和反演法则。9、N 变量的函数具有 个最小项。10、在卡诺图化简函数时,16 个相

2、邻的“1”可以合并为一项,肖去 个变量。11、两个一位二进制数相加不考虑低位的进位,这种加法称为 。12、组合逻辑电路的定义是 。13、表示十进制数的四位二进制代码称为 。14、D 触发器的次态方程 Qn+1= 。15、JK 触发器的次态方程 Qn+1= 。16、随机存储器 RAM 一旦掉电其数据将 。17、单稳态触发器具有一个稳态和一个 。18、TTL 与非门多余的输入端可以 。19、半导体存储器是能够存储二值信息的半导体器件,分为 和 两类。20、进位计数制的简称是 。二、数制变换题(每小题 1 分,共0 分)1、 (34.25) 10=( )2=( )8 2、(10101000 ) 2=

3、( )10=( )163、(123) 8=( )2=( )104、 (1011011 ) 2=( )16=( )105、(16.25) 10=( )2=( )166、(3AB6) 16=( )2=( )87、(432.B7) 16=( )2=( )88、(A7) 16=( )2=( )109、(1000 0101 1001 0111) 8421BCD =( )1010、(465) 16=( )8421BCD三、选择题(每小题 2 分,共 30 分)1、下述给出的四位二进制码不属于 8421BCD 码的是( ) 。(A)1000 (B)0101 (C)0111 (D)11002、译码器 7413

4、8 的输出是( ) 。(A)最小项 (B)高阻电 (C)最大项 (D)高电平3、属于组合逻辑电路器件的是( ) 。(A)存储器 (B)寄存器 (C)计数器 (D)加法器4、三态门处在禁止时输出为( ) 。(A)高阻 (B)低电平 (C)高电平 (D)电源电压5、使最小项 为 1 的变量值是( ) 。C(A) 111 (B)000 (C)101 (D)1106、一位半加器输入变量的个数应是( ) 。(A)1 (B)2 (C)3 (D)47、 ,F 2=AB ,F1 和 F2 的关系是( ) 。=(A)F 1=F2 (B)F 1F2 (C)F 1F2 (D) 218、65 所对应的 8421BCD

5、 码是( ) 。(A)00110111 (B)01011000 (C)01101000 (D)011001019、逻辑图和输入 A,B 的波形如图一所示,分析当输出 F 为“1”的时刻应是( )。(A)t 1 (B)t 3 (C)t 2(图一)10、在图二所示电路中,触发器的初态 Q1Q0=00, 则在第一个 CP 脉冲作用后,输出 Q1Q0 为( ) 。(A)00 (B)01 (C)10 (D)11(图二) (图三)11、时序逻辑电路如图三所示,触发器的初态 Q2Q1Q0 =100, 在 CP 脉冲作用下,触发器的状态重复一次所需 CP 脉冲的个数为( ) 。(A)1 个 (B)6 个 (C

6、)3 个 (D)4 个12、下图四所示用 74LS161 组成的计数器电路的计算制为( ) 。(A)九进制 (B)七进制 (C)八进制 (D)六进制(图四) (图五)13、计数器如上图五所示, Q1Q0 原状态为 11,当送入一个 CP 脉冲后的新状态为( ) 。(A)10 (B)11 (C)00 (D)0114、时序逻辑电路如下页图六所示,触发器的初态 Q2Q1Q0 =001, 在 CP 脉冲作用下,触发器的状态重复一次所需 CP 脉冲的个数为( ) 。(A)1 个 (B)6 个 (C)3 个 (D)4 个(图六) (图七)15、时序逻辑电路如上图七所示,Q 1Q0 原状态为 00 ,当送入

7、一个 CP 脉冲后的新状态为( ) 。(A)10 (B) 01 (C)11 (D)00四、函数化简(每小题 5 分,共0 分)1、应用卡诺图化简函数。 )+(+)()+(+)(=, CABDDCBADCBAFAB 00 01 11 10CD000111102、利用公式法化简函数。 BCDAF+=五、分析题(每小题 5 分,共 10 分)1、写出下图的输出函数表达式,并化简,说明其功能。&1BA&CF3F2F1F2、以给定的波形,画出下图维持阻塞 D 触发器 Q 的波形 (在第一个脉冲到来前 Q 状态为“0”)。D CQ QRD SDCP 1 432RDDQ六、设计题(每小题 10 分,共 20

8、 分)1、用译码器 74LS138 设计实现下列逻辑函数。 CABF+=A1 A2A0 G1 G2A G3A74LS138Y7Y1Y0 Y2 Y6Y5Y4Y32、利用 74LS161 四位二进制计数器实现 M=12 计数器(要求用反馈予置,状态按自然态序变化) 。74161 的功能表及逻辑图如下所示。74161 功能表 输 入 输 出CP Cr LD P T A B C D QA QB QC QD 0 0 0 0 0 74161 逻辑图74LS161CrCPA BPDCT QBCOQALDQDQC1 0 A B C D A B C D 1 1 0 保 持 1 1 0 保 持1 1 1 1 计 数

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 中学教育 > 试题/考题 > 高中试题/考题

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号