《实验4.8 模拟锁相环电路的应用》由会员分享，可在线阅读，更多相关《实验4.8 模拟锁相环电路的应用（7页珍藏版）》请在金锄头文库上搜索。
1、实验 4.8 模拟锁相环电路应用206实验 4.8 模拟锁相环电路应用一、实验目的1、 掌握模拟锁相环的组成及工作原理。2、 熟悉用集成锁相环构成锁相解调电路。3、熟悉用集成锁相环构成锁相倍频电路。二、实验仪器及材料高频电子实验箱及实验箱配置的高频信号源和低频信号源、双踪示波器、频率特性扫频仪（选项） 、数字万用表、常用工具。三、锁相环路的基本原理1、锁相环路的基本组成锁相环是一种以消除频率误差为目的的反馈控制电路。它的基本原理是利用相位误差电压去消除频率误差，当电路达到平衡状态之后，虽然有剩余相位误差存在，但频率误差可以降低到零，实现了无频差的频率跟踪和相位跟踪。锁相环由三部分组成，如图 4
2、.8.1 所示。锁相环有控振荡器（VCO） 、鉴相器（PD）和环路滤波器（LF）三个基本部件，三者组成一个闭合环路，输入信号为 Vi（t） ，输出信号为 Vo（t ） ，由输出反馈至输入端。三个基本部件的功能为（1）压控振荡器（VCO）VCO 是控制系统的控制对象。被控参数通常是振荡频率，控制信号是加在 VCO上的电压，称为压控振荡器，就是电压-频率变换器。实际上还有电流-频率变换器，习惯上称为压控振荡器。（2）鉴相器（PD）PD 是相位比较装置，用来检测输出信号 VO（t ）与输入信号 Vi（t）之间的相位差e（ t） ，并把 e（t）转化为电压 Vd（t）输出，V d（t）称为误差电压。通
3、常 Vd（t）为直流量或低频交流量。（3）环路滤波器（LF）环路滤波器 LF 为低通滤波电路，其作用是滤除 PD 的非线性在 Vd（t ）中产生的无用的组合频率分量及干扰，产生一个只反映 e（t）大小的控制信号 VC（t） 。图 4.8.1 锁相环组成方框图第 4 章 高频电子线路实验207按照反馈控制原理，如果由于某种原因使 VCO 的频率发生变化使得与输入频率不相等，这必将使 VO（t）与 Vi（t）的相位差 e（t ）发生变化。该相位差经过 PD 转换成误差电压 Vd（t） ，误差电压经过 LF 滤波后得到 VC（ t） ，由 VC（t ）去改变 VCO的振荡频率趋于输入信号的频率，使之
4、达到相等。环路达到相等时的状态称为锁定状态，当然由于控制信号正比于相位差，即V d（t ） e（t） （4-8-1）因此，在锁定状态 e（t）不可能为零。换言之，在锁定状态 VO（t）与 Vi（t ）仍存在相位差。2、锁相环路的两种调节过程锁相环路有两种不同的自动调节过程：一是跟踪过程，二是捕捉过程。（1）环路的跟踪过程在环路锁定之后，若输入信号频率发生变化，产生了瞬时频差，使瞬时相位差发生变化，环路将及时调节误差电压去控制 VCO，使 VCO 输出信号频率随之变化，即产生新的控制频差，VCO 输出频率及时跟踪输入信号频率。当控制频差等于固有频差时，瞬时频差再次为零，继续维持锁定，这一过程为跟
5、踪过程。在锁定之后能够继续维持锁定所允许的最大固有角频差 1m 的两倍称为跟踪带或同步带。（2）环路的捕捉过程环路由失锁状态进入锁定状态的过程称为捕捉过程。设 t=0 时环路开始闭合，之前输入信号角频率 i 不等于 VCO 输出振荡角频率yo（控制电压 Vc=0） ，环路处于失锁状态。假定 i 是一定值，二者瞬时角频差1=i yo，瞬时相位差 1 随时间线性增大。鉴相器输出误差电压 Ue（ t） =kbsin1t是一个周期为 2/ 1 的正弦函数，称为正弦差拍电压。差拍电压是指其角频率（1）为两个角频率（ i 与 yo）的差值，角频差 1 的数值大小不同，环路的工作情况也不同。若 1 较小，处
6、于环路滤波器的通频带内，差拍误差电压 Ue（t）能顺利通过环路滤波器加到 VCO 上，来控制 VCO 的振荡频率，使其随着差拍电压的变化。所以，VCO 输出是一个调频波，即 y（ t）将在 yo 上下摆动。由于 1 较小，VCO 输出振荡角频率 y（t）很容易摆动到 i，环路进入锁定状态。鉴相器是输出相对稳定直流电压的相位差，维持环路动态平衡。若瞬时角频差 1 数值较大，差拍电压 Ue（t ）的频率就较高。它的幅度在经过环路滤波器时受到衰减。这样，VCO 的输出振荡角频率 y（t ）上下摆动的范围将减小，所以需要多次摆动才能接近输入角频率 i（t） ，即捕捉过程需要许多个差拍周期才能实验 4.
7、8 模拟锁相环电路应用208完成。因此，捕捉时间较长，若 1 太大，将无法捕捉到，环路一直处于失锁状态。由失锁进入锁定所允许的最大固有角频差 1m 的两倍称为环路的捕捉带。3、集成锁相环 NE564 介绍及应用（1）实验所用的锁相环为 NE564（国产型号为 L564） ，是一种工作频率高达50MHz 的超高频集成锁相环。NE564 锁相环内部框图和引脚功能如图 4.8.2 所示。如图 4.8.2（a）所示，A 1（LIMITER ）为限幅放大器。它主要由原理图中的Q1Q5 ，Q 7 及 Q8 组成。Q 1Q5 组成 PNP，NPN 互补的共集共射组合差分放大器，由于 Q2，Q 3 负载并联有
8、肖特基二极管 D1，D 2，故其双端输出电压被限幅在2VD=0.30.4v 左右。因此，可有效消除 FM 信号输入时，干扰所产生的寄生调幅。Q7，Q 8 为射极输出差放，以作缓冲，将输出信号送至鉴相器。图 4.8.2 锁相环 NE564 内部方框图和引脚图 鉴相器 PD（PHASE COMPARATOR）采用双差分模拟相乘器。由压控振荡器反馈的信号从外部由脚端输入，另外由脚端去改变双差分电路的偏置电流，控制鉴相器增益，实现了控制环路增益。压控振荡器 VCO锁相环 NE564 的压控振荡器是改进型的射极定时多谐振荡器。主电路由 Q21、Q 22与 Q23、Q 24 组成。其中 Q22、 Q23
9、两管的射极通过、脚端外接定时电容Ct、Q 21、Q 24 两管的射极分别经电阻 R22、R 23 接电流源 Q25、Q 27、Q 26 也为电流源。Q17、Q 18 为控制信号输入缓冲级。接通电源时，Q 21、Q 22 与 Q23、Q 24 轮流导通与截止，电容 Ct 周期性地充电与放电，在 Q22、Q 23 集成极输出极性相反的方波脉冲。由特定设计，固有振荡频率为(a)内部方框图 (b)芯片管脚功能第 4 章 高频电子线路实验209（4-8-2）tCRf2016式（4-8-2）中 R20=100， f0 为 VCO 振荡频率输出放大器 A2（AMPLIFIER）与直流恢复电路A2 与直流恢复
10、电路是专为解调 FM 信号与 FSK 信号而设计的。输出放大器 A2 由Q37、Q 38、Q 39 组成恒流源差分放大电路。来自鉴相器的误差电压由、脚端输入，经缓冲后，双端送入 A2 放大。直流恢复电路由 Q42、Q 43、Q 44 等组成，电流源 Q40 作Q43 的有源负载。若环路的输入为 FSK 信号，即频率在 f1 与 f2 之间周期性跳变的信号。鉴相器的输出电压 A2 放大后分为两路，一路直接送施密特触发器的输入，另一路送直流恢复电路Q42 基极。由于 Q43 集电极通过 脚端外接滤波电容，所以直流恢复电路的输出电压是直流电压。这个直流电压再送到施密特触发器，另一输入端作为基准电压
11、VREF。若环路的输入为 FM 信号，在锁定状态，脚端的电压是 FM 解调信号。施密特触发器（POST DETECTION PROCESSOR）施密特触发器是为解调 FSK 信号而设计的。其作用是将模拟信号转换成 TTL 数字信号。直流恢复输出的直流电压基准 VREF（经 R26 到 Q49 基极）与被 A2 放大了的误差电压 Vdm 分别送入 Q49 和 Q50 的基极，V dm 与 VREF 进行比较。当 VdmVREF 时，则 Q50导通，Q 49 截止，使 Q54 截止，Q 55 导通，于是脚端输出低电平。当 VdmVREF 时，Q49 导通 Q50 截止，使 Q54 导通 Q55 截
12、止，脚端输出高电平。通过脚端改变 Q52 的电流大小，即改变触发器上下翻转电平，上限电平与下限电平之差又称为滞后电压VH。调节 VH可消除因载波泄漏，造成的误触发出现的 FSK 解调输出。特别是在数据传输速率较高的场合，脚端接入的滤波电容值不能太大。锁相环 NE564 的主要参数如下：NE564 的最高工作频率为 50 MHz，最大锁定范围达12% fo，输入阻抗大于 50 k，电源工作电压 512V，典型工作电压为 5V，典型工作电流为 60 mA，最大允许功耗为 40 mV，在频偏为10%、中心频率为 5 MHz 时，输出的解调电压达 140 mV- 。输入信号为有效值大于或等于 200
13、mVRms。（2）NE564 基本应用电路（实验原理图如图 4.8.4 所示）在图 4.8.4 所示的电路中，IC 71 及其外围器件组成 FM 锁相解调电路，IC 31 和IC32 组成锁相倍频电路。在锁相解调电路中，信号从第 6 脚经交流耦合输入，2 脚作为压控振荡器增益控制端，12 脚和 13 脚外接定时电容，使振荡在 10.7 MHz 上，从 14 脚输出调制信号经过运算放大器 IC72 放大后输出。实验 4.8 模拟锁相环电路应用210在锁相倍频中，74LS393 为分频器，它由两个完全相同单元组成（IC32A，IC32B） ，分别可以进行 2 分频、4 分频、8 分频、16 分频，
14、如果将 IC32A中的 16 分频输出与 IC32B 中的时钟输入端相接则 IC32B 可以组成 32 分频、64 分频、128 分频、256 分频。在本实验中参考信号为 fR=50 kHz,进行 16、32、64、128 倍频。NE564 的压控振荡器 VCO 振荡输出信号（从 9 脚输出）经 W32 与 R36 分压（74LS393 输入信号不能大于 2.4V）由 74LS393 的 1 脚输入，分频后由 NE564 芯片的 3 脚输入，简单的框图如图 4.8-3 所示。由 NE564 的 3 脚输入的分频信号与从 NE564 的 6 脚输入的参考信号进行鉴频，输出误差电压控制 VCO，最
15、终使 VCO 输出 f0=NfR的频率，达到倍频目的。在锁相分频电路中，NE564 的 2 脚为增益控制端调节 W31 可改变同步带大小。NE564 的 12 脚和 13 脚跨接定时电容容量 C，C 由下列算式确定。式中RCf1601则 0f当 fo =800kHz 时 C780pF（16 倍频）fo =1.6MHz 时 C390 pF（32 倍频）fo =3.2MHz 时 C195 pF（64 倍频）fo=6.4MHz 时 C100 pF（128 倍频）注意：在实际电路中，由于分布电容的存在实际值比计算值小。四、实验内容1、锁相解调实验锁相解调原理如图 4.8.4 所示。按下电源开关 K71
16、，用 10.7 MHz 的调频信号进行解调电路实验。从 IN71 处输入调频信号（调频信号由高频信号源单元提供，调制信号由低频信号源提供，载波信号大小为 Vp-p=2V，调制信号频率为 1kHz、V - =1.5V） 。从 TT71 观察输出波形，微调 CC70 使 VCO 锁定在 10.7MHz，调节 W71 使输出波形幅度最大且不失真。观察调制信号频率大小（改变 WD6）与调制频偏大小（改变 WD2）图 4.8.3 NE564 锁相倍频方框图第 4 章 高频电子线路实验211对输出信号的影响(当频率计工作时，输出的解调信号可能会有抖动现象) 。2、锁相倍频实验锁相倍频实验电路，如图 4.8.5 所示（由 IC32A，IC32B
