《计算机体系结构复习计算题》由会员分享,可在线阅读,更多相关《计算机体系结构复习计算题(4页珍藏版)》请在金锄头文库上搜索。
1、计算题-11. 将计算机系统中某一功能的处理速度加快 10 倍,但该功能的处理时间仅为整个系统运行时间的 40%,则采用此增强功能方法后,能使整个系统的性能提高多少?根据 Amdahl 定律可知: 系统加速比 由题可知: 可改进比例 = 40% = 0.4部件加速比 = 10 系统加速比 = 1.56 采用此增强功能方法后,能使整个系统的性能提高 1.56 倍。2. 假设一台计算机的 I/O 处理占 10,当其 CPU 性能改进到原来的 10 倍时,而 I/O 性能仅改进为原来的两倍时,系统总体性能会有什么改进?加速比1/(10%/2+90%/10)=7.14本题反映了 Amdahl 定律,要
2、改进一个系统的性能要对各方面性能都进行改进,不然系统中最慢的地方就成为新系统的瓶颈。3. 双输入端的加、乘双功能静态流水线有 1、2、3、4 四个子部件,延时分别为 t, t, 2t, t, “加”由 124 组成, “乘”由134 组成,输出可直接返回输入或锁存。现执行 41)(i iicba(1) 画出流水时空图,标出流水线输入端数据变化情况。(2) 求运算全部完成所需的时间和流水线效率。(3) 找出瓶颈子过程并将其细分,重新画出时空图并计算流水时间和效率。(1)部件 结果输入a1 a2 a3 a4 a1+b1 a2+b2 a3+b3 a4+b4 b1 b2 b3 b4 c1 c2 c3
3、c4 t4321(2)由上图可知,全部运算完的时间是 23t。 927t(3)计算题-243-23-121输入a1 a2 a3 a4 a1+b1 a2+b2 a3+b3 a4+b4 b1 b2 b3 b4 c1 c2 c3 c4 结果t部件由上图可知,流水时间为 20t。 1075t4. 有一条流水线如下所示。 123450ns50ns10ns20ns(1) 求连续输入 5 指令,该流水线的实际吞吐率和效率; (2) 该流水线的瓶颈在哪一段?请采取两种不同的措施消除此“瓶颈” 。对于你所给出的新流水线,计算连续输入 5 条指令时,其实际吞吐率和效率。5. 假设我们考虑条件分支指令的两种不同设计
4、方法如下: (a)CPUA:通过比较指令设置条件码,然后测试条件码进行分支; (b)CPUB:在分支指令中包括比较过程。在两种 CPU 中,条件分支指令都占用 2 个时钟周期而所有其它指令占用 1 个时钟周期,对于 CPUA,执行的指令中分支指令占30%;由于每个分支指令之前都需要有比较指令,因此比较指令也占 30%。由于 CPUA 在分支时不需要比较,因此假设它的时钟周期时间比CPUB 的快 1.4 倍。哪一个 CPU 更快?如果 CPUA 的时钟周期时间仅仅比 CPUB 的快 1.15 倍,哪一个 CPU 更快呢?我们不考虑所有系统问题,所以可以用 CPU 性能公式。占用 2 个时钟周期的
5、分支指令占总指令的 30%,剩下的指令占用 1 个时钟周期。所以 CPIA = 0.3 2 + 0.70 1 = 1.3则 CPU 性能为:总 CPU 时间 A = IC 1.3 时钟周期 A根据假设,有:时钟周期 B = 1.4 时钟周期 A 在 CPUB 中没有独立的比较指令,所以 CPUB 的程序量为 CPUA 的 70%,分支指令的比例为: 30%/70% = 42.8% 计算题-3这些分支指令占用 2 个时钟周期,而剩下的 57.2%的指令占用 1 个时钟周期,因此:CPIB = 0.428 2 + 0.572 1 = 1.428 因为 CPUB 不执行比较,故: ICB = 0.7
6、 ICA 因此 CPUB 性能为: 总 CPU 时间 B = ICB CPIB 时钟周期 B = 0.7 ICA 1.428 (1.4 时钟周期 A)= 1.44 ICA 时钟周期 A 在这些假设之下,尽管 CPUB 执行指令条数较少,CPUA 因为有着更短的时钟周期,所以比 CPUB 快。如果 CPUA 的时钟周期时间仅仅比 CPUB 的快 1.15 倍,则时钟周期 B = 1.15 时钟周期 ACPUB 的性能为:总 CPU 时间 B = ICB CPIB 时钟周期 B = 0.7 ICA 1.428 (1.15 时钟周期 A)= 1.18 ICA 时钟周期 A 因此 CPUB 由于执行更
7、少指令条数,比 CPUA 运行更快。6. 假设 Cache 失效开销为 70 个时钟周期,当不考虑存储器停顿时,所有指令的执行时间都是 2.0 个时钟周期,访问 Cache 失效率为2%,平均每条指令访存 1.2 次。试分析考虑 Cache 的失效后,Cache 对性能的影响。若不采用 Cache,性能会怎样?考虑 Cache 的失效后,性能为 CPU 时间有 cacheIC(2.0(1.22 %70) )时钟周期时间IC3.68时钟周期时间 当考虑了 Cache 的失效影响后,CPI 就会增大。本例中 CPI 从理想计算机的 2.0 增加到 3.68,是原来的 1.84 倍。 若不采用 Ca
8、che,CPI 将增加为 2.0701.286,即超过原来的 40 倍。7. 我们考虑某一个机器。假设 Cache 读失效开销为 30 个时钟周期,写失效开销为 60 个时钟周期,当不考虑存储器停顿时,所有指令的执行时间都是 2 个时钟周期, Cache 的读失效率和写失效率均为 5%,平均每条指令读存储器 0.8 次,写存储器 0.5 次。试分析考虑 Cache 的失效后,Cache 对性能的影响。平均每条指令存储器停顿时钟周期数“读”的次数读失效率读失效开销 “写”的次数写失效率写失效开销 0.85%300.55% 602.7 计算题-4CPU 时间=IC*(CPI 执行+存储器停顿周期数
9、/指令数)*时钟周期时间考虑 Cache 的失效后,性能为 CPU 时间有 CacheIC(2.02.7)时钟周期时间IC4.7时钟周期时间当考虑了 Cache 的失效影响后,CPI 从理想计算机的 2.0 增加到 4.7,是原来的 2.35 倍。8. 假设在一台 40MHZ 处理机上运行 200,000 条指令的目标代码,程序主要由四种指令组成。根据程序跟踪实验结果,已知指令混合比和每种指令所需的指令数如下:指令类型 CPI 指令混合比算术和逻辑 1 60%高速缓存命中的加载/存储 2 18%转移 4 12%高速存储缺失的存储器访问 8 10%1)计算在单处理机上用上述跟踪数据运行程序的平均 CPI。 2)根据 1)所得的 CPI,计算相应的 MIPS 速率。(a)(b)