《[高等教育]EDA技术试验问答题答案基本包含》由会员分享，可在线阅读，更多相关《[高等教育]EDA技术试验问答题答案基本包含（3页珍藏版）》请在金锄头文库上搜索。
1、第一章1-1 EDA 技术与 ASIC 设计和 FPGA 开发有什么关系? FPGA/CPLD 在 ASIC 设计中有什么用途?答：利用 EDA 技术进行电子系统设计的最后目标是完成专用集成电路 ASIC 的设计和实现；FPGA 和 CPLD 是实现这一途径的主流器件。FPGA 和 CPLD 通常也被称为可编程专用 IC，或可编程 ASIC。FPGA 和 CPLD 的应用是 EDA 技术有机融合软硬件电子设计技术、SoC（片上系统）和 ASIC 设计，以及对自动设计与自动实现最典型的诠释。 FPGA/CPLD 在ASIC 设计中， 属于可编程 ASIC 的逻辑器件；使设计效率大为提高，上市的时
2、间大为缩短。1-2 与软件描述语言相比，VHDL 有什么特点? P6答：编译器将软件程序翻译成基于某种特定 CPU 的机器代码，这种代码仅限于这种 CPU 而不能移植，并且机器代码不代表硬件结构，更不能改变 CPU 的硬件结构，只能被动地为其特定的硬件电路结构所利用。综合器将 VHDL 程序转化的目标是底层的电路结构网表文件，这种满足 VHDL 设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。综合器在将 VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译” ，而是根据设计库、工艺库以及预先设置的各
3、类约束条件，选择最优的方式完成电路结构的设计。l-3 什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? P5什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。有哪些类型? 答：(1)从自然语言转换到 VHDL 语言算法表示，即自然语言综合。(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。(3)从 RTL 级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC 设计)，或转换到
4、 FPGA 的配置网表文件，可称为版图综合或结构综合。综合在电子设计自动化中的地位是什么? 答：是核心地位（见图 1-3） 。综合器具有更复杂的工作环境，综合器在接受 VHDL 程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将 VHDL 程序转化成电路实现的相关信息。1-4 在 EDA 技术中，自顶向下的设计方法的重要意义是什么 ? P710答：在 EDA 技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。1-5 IP 在 EDA 技术的应用和发展中的意义是什么? P1112答
5、：IP 核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。1-6 叙述 EDA 的 FPGA/CPLD 设计流程。 P1316答：1.设计输入(原理图/HDL 文本编辑)；2.综合；3.适配；4.时序仿真与功能仿真；5.编程下载；6.硬件测试。第二章2-1 OLMC（输出逻辑宏单元）有何功能?说明 GAL 是怎样实现可编程组合电路与时序电路的。 P3436OLMC 有何功能? 答：OLMC 单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等。说明 GAL 是怎样实现可编程组合电路与时序电路的? 答：GAL （通用阵列逻辑器件
6、）是通过对其中的 OLMC（输出逻辑宏单元）的编程和三种模式配置（寄存器模式、复合模式、简单模式） ，实现组合电路与时序电路设计的。2-2 什么是基于乘积项的可编程逻辑结构? P3334，40答：GAL、CPLD 之类都是基于乘积项的可编程结构；即包含有可编程与阵列和固定的或阵列的 PAL（可编程阵列逻辑）器件构成。2-4 与传统的测试技术相比，边界扫描技术有何优点? P4750答：使用 BST（边界扫描测试）规范测试，不必使用物理探针，可在器件正常工作时在系统捕获测量的功能数据。克服传统的外探针测试法和“针床”夹具测试法来无法对 IC 内部节点无法测试的难题。2-5 解释编程与配置这两个概念
7、。 P58答：编程：基于电可擦除存储单元的 EEPROM 或 Flash 技术。CPLD 一股使用此技术进行编程。CPLD 被编程后改变了电可擦除存储单元中的信息，掉电后可保存。电可擦除编程工艺的优点是编程后信息不会因掉电而丢失，但编程次数有限，编程的速度不快。配置：基于 SRAM 查找表的编程单元。编程信息是保存在 SRAM 中的，SRAM 在掉电后编程信息立即丢失，在下次上电后，还需要重新载入编程信息。大部分 FPGA 采用该种编程工艺。该类器件的编程一般称为配置。对于 SRAM 型 FPGA 来说，配置次数无限，且速度快；在加电时可随时更改逻辑；下载信息的保密性也不如电可擦除的编程。2-
8、6 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的 PLD 器件归类为 CPLD；将基于查找表的可编程逻辑结构的 PLD 器什归类为FPGA，那么，APEX 系列属于什么类型 PLD 器件? MAX II 系列又属于什么类型的 PLD 器件?为什么? P5456答：APEX(Advanced Logic Element Matrix)系列属于 FPGA 类型 PLD 器件；编程信息存于 SRAM 中。MAX II 系列属于 CPLD 类型的 PLD 器件； 编程信息存于 EEPROM 中。第四章4-1 归纳利用 Quartus II 进行 VHDL 文本输入设
9、计的流程：从文件输入一直到 SignalTap II 测试。P95P115答：1 建立工作库文件夹和编辑设计文件；2 创建工程；3 编译前设置；4 全程编译；5 时序仿真；6 引脚锁定；7 配置文件下载；8 打开 SignalTap II 编辑窗口；9 调入 SignalTap II 的待测信号； 10 SignalTap II 参数设置； 11 SignalTap II 参数设置文件存盘；12 带有 SignalTap II 测试信息的编译下载；13 启动 SignalTap II 进行采样与分析；14 SignalTap II 的其他设置和控制方法。第五章5-1 什么是固有延时?什么是惯性
10、延时 ?P150151答：固有延时(Inertial Delay)也称为惯性延时，固有延时的主要物理机制是分布电容效应。5-2 是什么?在 VHDL 中， 有什么用处?P152 是什么? 答：在 VHDL 仿真和综合器中，默认的固有延时量（它在数学上是一个无穷小量） ，被称为 延时。在 VHDL 中， 有什么用处?答：在 VHDL 信号赋值中未给出固有延时情况下，VHDL 仿真器和综合器将自动为系统中的信号赋值配置一足够小而又能满足逻辑排序的延时量 ；使并行语句和顺序语句中的 并列赋值逻辑 得以正确执行。5-4 说明信号和变量的功能特点，以及应用上的异同点。P128P129答：变量：变量是一个
11、 局部量 ，只能在进程和子程序中使用。变量不能将信息带出对它做出定义的当前结构。变量的赋值是一种理想化的数据传输，是立即发生的，不存在任何延时行为。变量的主要作用是在进程中作为临时的数据存储单元。信号：信号是描述硬件系统的基本数据对象，其性质类似于连接线；可作为设计实体中并行语句模块间的信息交流通道。信号不但可以容纳当前值，也可以保持历史值；与触发器的记忆功能有很好的对应关系。5-5 什么是重载函数?重载算符有何用处 ?如何调用重载算符函数?答：（1）什么是重载函数? 根据操作对象变换处理功能。（2）重载算符有何用处? 用于两个不同类型的操作数据自动转换成同种数据类型，并进行运算处理。（3）如何调用重载算符函数?采用隐式方式调用，无需事先声明。5-6 在 VHDL 设计中，给时序电路清零 (复位)有两种力方法，它们是什么?解：设 Q 定义成信号，一种方法： Q 0)；其中 OTHERS=0不需要给出信号 Q的位宽度，即可对 Q 清零。
