《中南大学信息科学与工程学院计算机组成原理虚拟实验指导书》由会员分享，可在线阅读，更多相关《中南大学信息科学与工程学院计算机组成原理虚拟实验指导书（21页珍藏版）》请在金锄头文库上搜索。
1、1计算机组成原理实 验 指 导 书(虚拟实验系统 )中南大学计算机软件系虚拟实验室2013 年 12 月2实验 1 1 位全加器 实验目的 掌握全加器的原理及其设计方法。 熟悉组成原理虚拟教学平台的使用。 实验设备与非门（3 片） 、异或门（2 片） 、开关若干、指示灯若干 实验原理1 位二进制加法器单元有三个输入量：两个二进制数 Ai，Bi 和低位传来的进位信号Ci，两个输出量：本位和输出 Si 以及向高位的进位输出 C(i+1)，这种考虑了全部三个输入量的加法单元称为全加器。来实验要求利用基本门搭建一个全加器，并完成全加器真值表。 实验步骤各门电路芯片引脚显示于组件信息栏。 1. 测从组件
2、信息栏中添加所需组件到实验流程面板中，按照图 1.1 所示搭建实验。图 1.1 组合逻辑电路实验流程图32. 打开电源开关，按表 1 设置开关的值，完成表 1-1。表 1-1实验 2 算术逻辑运算实验 实验目的 了解运算器的组成结构 掌握运算器的工作原理 掌握简单运算器的组成以及数据传送通路 验证运算功能发生器（74LS181 ）的组合功能 实验设备74LS181（2 片）,74LS273(2 片), 74LS245(2 片),开关若干,灯泡若干,单脉冲一片 实验原理实验中所用的运算器数据通路图如图 2.1 所示，实验中的运算器由两片 74LS181 以并/串形式构成 8 位字长的 ALU。运
3、算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关用来给出参与运算的数据(A 和 B)，并经过一个三态门（74LS245）和数据显示灯相连，显示结果。 74LS181：完成加法运算 74LS273：输入端接数据开关，输出端 181。在收到上升沿的时钟信号前 181 和其输出数据线之间是隔断的。在收到上升沿信号后，其将输出端的数据将传到181，同时，作为触发器，其也将输入的数据进行保存。因此，通过增加该芯片，可以通过顺序输入时钟信号，将不同寄存器中的数据通过同一组输出数据线传输到 181 芯片
4、的不同引脚之中 74LS245：相当于 181 的输出和数据显示灯泡组件之间的一个开关，在开始实验输入 输出Ai Bi Ci Si C(i+1)0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 14后将其打开，可以使 181 的运算结果输出并显示到灯泡上图 2.1 运算器通路图 实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。搭建好的实验流程图如图2.2所示。5图2.2 运算器实验流程图2. 初始化各芯片的控制信号，仔细检查无误
5、后点击 【电源开/关】按钮接通电源，用二进制数码开关向DR1 和DR2 寄存器置数。具体操作步骤图示如下：其中 T4 的脉冲信号通过鼠标双击单脉冲产生。3. 检验DR1 和DR2 中存的数是否正确，具体操作为：关闭数据输入三态门（SW-B=1），打开ALU 输出三态门（ALU-B=0），当置S3、S2、 S1、S0 、M 为时，总线指示灯显示DR1中的数，而置成时总线指示灯显示DR2 中的数。4. 验证74LS181 的算术运算和逻辑运算功能（采用正逻辑）6在给定DR1=65、DR2=A7 的情况下，改变运算器的功能设置，观察运算器的输出，填入下表2-2中，并和理论分析进行比较、验证。74LS
6、181 的功能见表2-1， A和B分别表示参与运算的两个数， “+”表示逻辑或， “加”表示算术求和。表 2-1M=0（算术运算）111S3 S2 S1 S0 CN=1(无进位) CN=0(有进位)M=1（逻辑运算）0 0 0 0 F=A F=A 加 1 F=A0 0 0 1 F=A+B F=(A+B)加 1 F= +B0 0 1 0 F=A+BF=(A+ )加 1BF= B0 0 1 1 F=0 减 1 F=0 F=00 1 0 0 F=A+A F=A 加 A 加 1 F=0 1 0 1F=（A+B）加 ABF=(A+B)加 A 加 1BF= 0 1 1 0 F=A 减 B 减 1 F=A
7、减 B F= B0 1 1 1 F=A 减 1 F=A F=A1 0 0 0 F=A 加 AB F= A 加 AB 加 1 F= +BA1 0 0 1 F=A 加 B F=A 加 B 加 1 F= B1 0 1 0 F=（A+ ）加ABF=(A+ )加 AB 加 1 F=B1 0 1 1 F=AB 减 1 F=AB F=AB1 1 0 0 F=A 加 A F=A 加 A 加 1 F=11 1 0 1 F=(A+B)加 A F=(A+B)加 A 加 1 F=A+B1 1 1 0 F=(A+ )加 ABF=(A+ )加 A 加 1BF=A+B1 1 1 1 F=A 减 1 F=A F=A 表 2-
8、2M=0（算术运算）DR1 DR2 S3 S2 S1 S0CN=1(无进位) CN=0(有进位)M=1（逻辑运算）65 A7 0 0 0 0 F=( ) F=( ) F=( )65 A7 0 0 0 1 F=( ) F=( ) F=( )65 A7 0 0 1 0 F=( ) F=( ) F=( )65 A7 0 0 1 1 F=( ) F=( ) F=( )765 A7 0 1 0 0 F=( ) F=( ) F=( )65 A7 0 1 0 1 F=( ) F=( ) F=( )65 A7 0 1 1 0 F=( ) F=( ) F=( )65 A7 0 1 1 1 F=( ) F=( )
9、 F=( )65 A7 1 0 0 0 F=( ) F=( ) F=( )65 A7 1 0 0 1 F=( ) F=( ) F=( )65 A7 1 0 1 0 F=( ) F=( ) F=( )65 A7 1 0 1 1 F=( ) F=( ) F=( )65 A7 1 1 0 0 F=( ) F=( ) F=( )65 A7 1 1 0 1 F=( ) F=( ) F=( )65 A7 1 1 1 0 F=( ) F=( ) F=( )65 A7 1 1 1 1 F=( ) F=( ) F=( ) 思考与分析1. 运算器主要由哪些器件组成？怎样连接这些器件？实验 3 存储器实验 实验目的
10、 掌握静态存储随机存储器 RAM 的工作特性 掌握静态存储随机存储器 RAM 的读写方法 实验设备74LS273（一片），静态存储器 MEMORY 6116（一片），与门（一片），与非门（一片），单脉冲（一片）,开关若干，灯泡若干 实验原理在微机系统中，常用的静态RAM 有6116、6264、62256 等。在本实验中使用的是6116。6116 为2K8 位的静态 RAM，其逻辑图3.1如下：8图3.1 6116逻辑图其中A010 为11 根地址线，I/O07 为8 根数据线，CS 为片选端，OE 为数据输出选通端，WR 为写信号端。其工作方式见下表3-1：表3-1工作方式表控制信号 CS O
11、E WR 数据线读 L L H 输入写 L X L 输出非选 H X X 高阻态实验所用的半导体静态存储器电路原理如图3.2 所示，实验中的静态存储器一片6116（2K8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯AD0AD7 与地址线相连，显示地址线内容。数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。图3.2 存储器实验原理图因地址寄存器为8 位，接入6116 的地址A7A0，而高三位A8A10 接地，所以其实际容量为256 字节。6116 有三个控制线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=0）时，OE=0时
12、进行读操作，WE=0 时进行写操作。本实验中将OE 常接地，在此9情况下，当CE=0、WE=0 时进行读操作，CE=0、WE=1 时进行写操作，其写时间与T3 脉冲宽度一致。控制信号SW-B 为低电平有效，控制信号LDAR 为高电平有效。 实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。搭建好的实验流程图如图 3.3 所示。图3.3 存储器实验流程图2. 初始化各芯片的控制信号，仔细检查无误后点击 【电源开/关】按钮接通电源。3. 写存储器。给存储器的00
13、、01、02、03、04 地址单元中分别写入数据11H、12 H 、13 H、14 H、15 H。由图3.2 存储器实验原理图看出，由于数据和地址全由一个数据开关给出，因此要分时地给出。下面的写存储器要分两个步骤，第一步写地址，先关掉存储器的片选（CE=1），打开地址锁存器门控信号（LDAR=1），打开数据开关三态门（SW-B=0），由开关给出要写入的存储单元的地址，双击单脉冲产生T3 脉冲将地址输入到地址锁存器；第二步写数据，关掉地址锁存器门控信号（LDAR=0），打开存储器片选，使之处于写状态（CE=0，WE=1），由开关给出此单元要写入的数据，双击单脉冲产生T3 脉冲将数据写入到当前的地
14、址单元中。写其他单元依次循环上述步骤。10写存储器流程如图 3.4 所示（以向 00 号单元写入 11H 为例）。图 3.4 写存储器流程图4. 读存储器。依次读出第00、01、02、03、04 号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，读每个单元也需要两步，第一步写地址，先关掉存储器的片选（CE=1），打开地址锁存器门控信号（LDAR=1），打开数据开关三态门（ SW-B=0），由开关给出要写存储单元的地址，双击单脉冲产生T3 脉冲将地址输入到地址锁存器；第二步读存储器，关掉地址锁存器门控信号（LDAR=0），关掉数据开关三态门（SW-B=1），片选存储器，使
15、它处于读状态（CE=0，WE=0），此时数据总线上显示的数据即为从存储器当前地址中读出的数据内容。读其他单元依次循环上述步骤。读存储器操作流程如图3.5所示（以从00 号单元读出11H 数据为例）图3.5 读存储器流程图 思考与分析1. 由两片 6116（2K*8）怎样扩展成（2K*16）或（4K*8）的存储器？怎样连线？11实验 4 总线基本实验 实验目的 掌握静态存储随机存储器 RAM 的工作特性 掌握静态存储随机存储器 RAM 的读写方法 实验设备74LS374（一片），74LS245（一片），74LS273（一片），静态存储器 MEMORY 6116（一片），8 位数据排线（一片），与
16、门（两片），与非门（一片），单脉冲（三片）,开关若干，灯泡若干。 实验原理总线传输实验框图如图4.1所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。图 4.1 总线传输实验框图总线基本实验要求如下：根据挂在总线上的几个基本部件，设计一个简单的流程。（1）输入设备将一个数输入R0 寄存器。（2）输入设备将另一个数输入地址寄存器。（3）将R0 寄存器中的数写入到当前地址的存储器中。（4）将当前地址的存储器中的数用 LED 数码管显示。 实验步骤1. 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。搭建实验流程：将已选择的组件进行连线（鼠
