《哈工大数电上机实验报告》由会员分享，可在线阅读，更多相关《哈工大数电上机实验报告（6页珍藏版）》请在金锄头文库上搜索。
1、数字逻辑电路与系统上机实验报告哈尔滨工业大学- 4 -组合逻辑电路的设计与仿真2.1 实验要求本实验练习在 Maxplus II 环境下组合逻辑电路的设计与仿真。2.2 三人表决电路实验2.2.1 实验目的1. 熟悉 MAXPLUS II 原理图设计、波形仿真流程2. 练习用门电路实现给定的组合逻辑函数2.2.2 实验预习要求1. 预习教材第四章 组合逻辑电路2. 了解本次实验的目的、电路设计要求2.2.3 实验原理设计三人表决电路，其原理为：三个人对某个提案进行表决，当多数人同意时，则提案通过，否则提案不通过。输入：A、B、C ，为1时表示同意，为0时表示不同意；输出：F，为 0时表示提案通
2、过，为1时表示提案不通过；电路的真值表如下：A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1要求使用基本的与门、或门、非门在 MAXPLUS II 环境下完成电路的设计- 5 -与波形仿真。2.2.4 实验步骤1. 打开 MAXPLUS II, 新建一个原理图文件，命名为 EXP2_2.gdf。2. 按照实验要求设计电路，将电路原理图填入下表。三人表决电路原理图3. 新建一个波形仿真文件，命名为 EXP2_2.scf，加入所有输入输出信号，并绘制输入信号 A、B、C 的波形（真值表中的每种输入情况均需出现） 。4.
3、运行仿真器得到输出信号 F 的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。三人表决电路仿真波形图2.3 译码器实验2.3.1 实验目的熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。- 6 -2.3.2 实验预习要求1. 预习教材4-2-2 译码器一节2. 了解本次实验的目的、电路设计要求2.3.3 实验原理译码器是数字电路中的一种多输入多输出的组合逻辑电路，负责将二进制码或 BCD 码变换成按十进制数排序的输出信息，以驱动对应装置产生合理的逻辑动作。商品的译码器品种较多，有 2-4 线、3-8 线、4-10 线及 4-16 线等。本实验练习对双 2
4、-4 线译码器 74LS139 的扩展，并用其实现特定的组合逻辑。74LS139 包含两个 2-4 线译码器，其输入输出如下：A1,B1 译码器 1 的地址输入G1N 译码器 1 的使能A2,B2 译码器 2 的地址输入输入G2N 译码器 2 的使能Y10N, Y11N,Y12N, Y13N 译码器 1 的输出端输出 Y20N, Y21N,Y22N, Y23N 译码器 2 的输出端74LS139 中译码器 1 真值表如下：输入 输出G1N B1 A1 Y13N Y12N Y11N Y10N1 - - 1 1 1 10 0 0 1 1 1 00 0 1 1 1 0 10 1 0 1 0 1 10
5、 1 1 0 1 1 174LS139 中译码器 2 真值表如下：输入 输出G2N B2 A2 Y23N Y12N Y21N Y20N1 - - 1 1 1 10 0 0 1 1 1 00 0 1 1 1 0 10 1 0 1 0 1 10 1 1 0 1 1 1- 7 -要求使用两片 74LS139 实现逻辑函数 ，在(,)(2,7135)FABCDmMAXPLUS II 环境下完成电路的设计与波形仿真。2.3.4 实验步骤1. 打开 MAXPLUS II, 新建一个原理图文件，命名为 EXP2_3.gdf。2. 按照实验要求设计电路，将电路原理图填入下表。译码器实现逻辑函数原理图3. 新建一个波形仿真文件，命名为 EXP2_3.scf，加入所有输入输出信号，并绘制输入信号 A、B、C 、D 的波形（每种输入情况均需出现） 。4. 运行仿真器得到输出信号 F 的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。- 8 -译码器实现逻辑函数仿真波形图
