《基于FPGA的串口通讯电路设计毕业论文》由会员分享，可在线阅读，更多相关《基于FPGA的串口通讯电路设计毕业论文（54页珍藏版）》请在金锄头文库上搜索。
1、本 科 学 生 毕 业 论 文2011 年 5 月 28 日论文题目： 基于 FPGA 的串口通信电路设计学 院： 电子工程学院年 级：专 业： 集成电路设计与集成系统姓 名：学 号：指导教师：I摘要串行通信接口是一种应用广泛的通信接口。目前，大部分处理器都集成了支持 RS-232 接口（又称 EIA RS-232-C）的通用异步收发器（Universal Asynchronous Receiver/Transmitter，UART），本文设计了一个串口数据采集和处理程序，详细介绍了用 Verilog HDL 硬件描述语言来开发波特率发生器、接收模块和发送模块这三个模块，以及系统各个模块的具体
2、设计方法和原理，用Quartus II 软件进行仿真并给出结果，分别验证各个模块的正确性。本设计还使用基于 ALTERA 公司的 Cyclone II EP2C5T144 芯片的 FPGA 开发板，在 FPGA开发板上实现和 PC 通过串口调试软件完成双向通信，不仅要求将开发板的数据显示在 PC 的串口调试助手软件上，还要求用 PC 发送数据的 ASCII 码来驱动电路的 8 个 LED 灯，验证用 FPGA 实现串行通信的可行性。关键词串行通信；RS-232 ；UART；Verilog HDL；FPGAIIAbstractSerial communication interface is a
3、 widely used communication interface. At present, most of processor integrated RS-232(EIA RS-232-C) interface to support UART (Universal Asynchronous Receiver/Transmitter) communication, This thesis design a data acquisition and treatment program. Besides that, the thesis introduced Baud Rate Genera
4、tor module、Receiver module、Send module based on language Verilog HDL and give the results by simulate in Quartus II software. This design also uses EP2C5T144 FPGA chip to achieve the two-way communication by simulate with Quartus II and PC through the serial port debugging software. Not only require
5、s the development boards data displayed in the PCs serial port debugging software, also ask ASCII data sent by PC Code to drive eight LED lights, meanwhile verified the serial communication with FPGA.Key wordsSerial communication; RS-232; UART; Verilog HDL; FPGA目录摘要 .IAbstract .II第 1 章 语言和工具 .11.1 V
6、erilog HDL 语言概述 .11.2 FPGA 概述 .31.3 Quartus II 软件介绍 .71.4 FPGA 开发板介绍 .81.5 本章小结 .11第 2 章 串口通信协议简介 .122.1 串口通信接口 .122.2 RS232 通信协议 .122.3 串口通信时序分析 .142.4 本章小结 .15第 3 章 串口通信的 Verilog HDL 实现 .163.1 设计功能说明 .163.2 波特率发生器模块的 Verilog HDL 实现 .163.3 发送模块的 Verilog HDL 实现 .183.4 接收模块的 Verilog HDL 实现 .243.5 本章小结 .30第 4 章 串口通信的硬件调试 .314.1 板级调试说明 .314.2 下载配置 FPGA .324.3 配置串口调试软件 .344.4 调试结果 .344.5 本章小结 .37结论 .38参考文献 .39附录 1 波特率发生器 Ve
