《QuartusII基本操作流程》由会员分享，可在线阅读，更多相关《QuartusII基本操作流程（73页珍藏版）》请在金锄头文库上搜索。
1、EDA 技术实用教程,第 5 章 QuartusII 应用向导,5.1 基本设计流程,KX康芯科技,图5-1 选择编辑文件的语言类型，键入源程序并存盘,5.1.1 建立工作库文件夹和编辑设计文件,5.1 基本设计流程,KX康芯科技,图5-2 利用“New Preject Wizard”创建工程cnt10,5.1.2 创建工程,5.1 基本设计流程,KX康芯科技,图5-3 将所有相关的文件都加入进此工程,5.1.2 创建工程,5.1 基本设计流程,KX康芯科技,图5-4 选择目标器件EP2C5T144C8,5.1.2 创建工程,5.1 基本设计流程,KX康芯科技,图5-5 将Max+plusII
2、工程转换为QuartusII工程,5.1.2 创建工程,5.1 基本设计流程,KX康芯科技,图5-6 选择目标器件EP2C5T144C8,5.1.3 编译前设置,5.1 基本设计流程,KX康芯科技,图5-7选择配置器件的工作方式,5.1.3 编译前设置,5.1 基本设计流程,KX康芯科技,图5-8 选择配置器件和编程方式,5.1.3 编译前设置,KX康芯科技,图5-9 全程编译后出现报错信息,5.1.4 全程编译,KX康芯科技,图5-10 选择编辑矢量波形文件,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-11 波形编辑器,5.1.5 时序仿真,5.1 基本设计流程,KX康芯
3、科技,图5-12 设置仿真时间长度,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-13 vwf激励波形文件存盘,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-14 向波形编辑器拖入信号节点,5.1.5 时序仿真,KX康芯科技,图5-15 设置时钟CLK的周期,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-16 选择总线数据格式,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-17设置好的激励波形图,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-18 选择仿真控制,5.1.5 时序仿真,5.1 基本设计流程,
4、KX康芯科技,图5-19 仿真波形输出,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-20 选择全时域显示,5.1.5 时序仿真,5.1 基本设计流程,KX康芯科技,图5-21 cnt10工程的RTL电路图,5.1.6 应用RTL电路图观察器,KX康芯科技,图5-22 GW48实验系统模式5实验电路图,5.2.1 引脚锁定,KX康芯科技,图5-23 Assignment Editor编辑器,5.2.1 引脚锁定,5.2 引脚设置和下载,KX康芯科技,图5-24 两种引脚锁定对话框,5.2.1 引脚锁定,5.2 引脚设置和下载,KX康芯科技,图5-25 选择编程下载文,5.2.
5、2 配置文件下载,5.2 引脚设置和下载,KX康芯科技,图5-26加入编程下载方式,5.2.2 配置文件下载,5.2 引脚设置和下载,KX康芯科技,图5-27 双击选中的编程方式名,5.2.2 配置文件下载,5.2 引脚设置和下载,KX康芯科技,图5-28 ByteBlasterII编程下载窗,5.2.2 配置文件下载,5.2 引脚设置和下载,KX康芯科技,图5-29 ByteBlasterII接口AS模式编程窗口,5.2.3 AS模式编程配置器件,5.2 引脚设置和下载,KX康芯科技,图5-30 选择目标器件EP2C5T144,5.2.4 JTAG间接模式编程配置器件,5.2 引脚设置和下载
6、,KX康芯科技,图5-31 选定SOF文件后，选择文件压缩,5.2.4 JTAG间接模式编程配置器件,KX康芯科技,图5-32 用JTAG模式对配置器件EPCS1进行间接编程,5.2.4 JTAG间接模式编程配置器件,5.2 引脚设置和下载,KX康芯科技,图5-33 安装USB驱动程序,5.2.5 USB Blaster编程配置器件使用方法,KX康芯科技,图5-34 设置JTAG硬件功能,5.2.5 USB Blaster编程配置器件使用方法,5.2 引脚设置和下载,KX康芯科技,图5-35 在In-System Memory Content Editor中使用USB Blaster,5.2.
7、5 USB Blaster编程配置器件使用方法,5.2 引脚设置和下载,KX康芯科技,图5-36 SignalTapII编辑窗,1打开SignalTapII编辑窗,5.3 嵌入式逻辑分析仪使用方法,KX康芯科技,图5-37 SignalTap II编辑窗,2调入待测信号,5.3 嵌入式逻辑分析仪使用方法,3SignalTap II参数设置,KX康芯科技,图5-38 设定SignalTapII与工程一同综合适配,4文件存盘,5.3 嵌入式逻辑分析仪使用方法,KX康芯科技,图5-39 下载cnt10.sof并准备启动SignalTapII,5编译下载,5.3 嵌入式逻辑分析仪使用方法,6启动Sig
8、nalTapII进行采样与分析,KX康芯科技,图5-40 SignalTapII采样已被启动,5.3 嵌入式逻辑分析仪使用方法,6启动SignalTapII进行采样与分析,KX康芯科技,图5-41 SignalTapII数据窗设置后的信号波形,5.3 嵌入式逻辑分析仪使用方法,7SignalTap II的其他设置和控制方法,KX康芯科技,5.4 原理图输入设计方法,5.4.1 设计流程,1. 为本项工程设计建立文件夹,假设本项设计的文件夹取名为adder，路径为：d:adder。,KX康芯科技,图5-42 元件输入对话框,5.4 原理图输入设计方法,2. 输入设计项目和存盘,KX康芯科技,图5
9、-43 将所需元件全部调入原理图编辑窗并连接好,5.4 原理图输入设计方法,3. 将设计项目设置成可调用的元件,KX康芯科技,图5-44 连接好的全加器原理图f_adder.bdf,5.4 原理图输入设计方法,4. 设计全加器顶层文件,KX康芯科技,图5-45 f_adder.bdf工程设置窗,5.4 原理图输入设计方法,5. 将设计项目设置成工程和时序仿真,KX康芯科技,图5-46 加入本工程所有文件,5.4 原理图输入设计方法,5. 将设计项目设置成工程和时序仿真,KX康芯科技,图5-47 全加器工程f_adder的仿真波形,5.4 原理图输入设计方法,5. 将设计项目设置成工程和时序仿真
10、,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏模块的原理图设计,1. 计数器设计,图5-48 含有时钟使能的两位十进制计数器,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏模块的原理图设计,1. 计数器设计,图5-49 两位十进制计数器工作波形,KX康芯科技,2. 频率计主结构电路设计,图5-50 两位十进制频率计顶层设计原理图文件,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏模块的原理图设计,2. 频率计主结构电路设计,图5-51 两位十进制频率计测频仿真波形,KX康芯科技,3. 时序控制电路设计,图5-52 测频时序控制电路,5.4 原理图输入
11、设计方法,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏模块的原理图设计,3. 时序控制电路设计,图5-53 测频时序控制电路工作波形,KX康芯科技,4. 顶层电路设计,图5-54 频率计顶层电路原理图,KX康芯科技,5.4 原理图输入设计方法,5.4.2 应用宏模块的原理图设计,4. 顶层电路设计,图5-55 频率计工作时序波形,习 题,KX康芯科技,5-1. 归纳利用QuartusII进行VHDL文本输入设计的流程：从文件输入一直到SignalTap II测试。5-2. 由图5-40、5-41，详细说明工程设计cnt10的硬件工作情况。5-3. 如何为设计中的SignalTa
12、p II加入独立采用时钟？试给出完整的程序和对它的实测结果。,习 题,KX康芯科技,5-4. 参考QuartusII的Help，详细说明Assignments菜单中Settings对话框的功能。（1）说明其中的Timing Requirements & Qptions的功能、使用方法和检测途径。（2）说明其中的Compilation Process的功能和使用方法。（3）说明Analysis & Synthesis Setting的功能和使用方法，以及其中的Synthesis Netlist Optimization的功能和使用方法。（4）说明Fitter Settings中的Design A
13、ssistant和Simulator功能，举例说明它们的使用方法。,习 题,KX康芯科技,5-5. 概述Assignments菜单中Assignment Editor的功能，举例说明。5-6. 用74148和与非门实现8421BCD优先编码器，用3片74139组成一个5-24线译码器。5-7. 用74283加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示。5-8. 设计一个7人表决电路，参加表决者7人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。 5
14、-9. 设计一个周期性产生二进制序列01001011001的序列发生器，用移位寄存器或用同步时序电路实现，并用时序仿真器验证其功能。,习 题,KX康芯科技,5-10. 用D触发器构成按循环码(000-001-011-111-101-100-000)规律工作的六进制同步计数器。5-11. 应用4位全加器和74374构成4位二进制加法计数器。5-12. 用74194、74273、D触发器等器件组成8位串入并出的转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出才变化一次。如果使用74299、74373、D触发器和非门来完成上述功能，应该有怎样的电路？5-13. 用一片741
15、63和两片74138构成一个具有12路脉冲输出的数据分配器。要求在原理图上标明第1路到第12路输出的位置。若改用一片74195代替以上的74163，试完成同样的设计。,习 题,KX康芯科技,5-14. 用同步时序电路对串行二进制输入进行奇偶校验，每检测5位输入，输出一个结果。当5位输入中1的数目为奇数时，在最后一位的时刻输出1。5-15. 用7490设计模为872的计数器，且输出的个位、十位、百位都应符合8421码权重。5-16. 用74161设计一个97分频电路，用置0和置数两种方法实现。5-17. 某通信接收机的同步信号为巴克码1110010。设计一个检测器，其输入为串行码x，输出为检测结
16、果y，当检测到巴克码时，输出1。,实验与设计,KX康芯科技,5-1. 组合电路的设计(1) 实验目的：熟悉Quartus的VHDL文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。(2) 实验内容1：首先利用Quartus完成2选1多路选择器（例4-3）的文本编辑输入(mux21a.vhd)和仿真测试等步骤，给出图4-3所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。(3) 实验内容2：将此多路选择器看成是一个元件mux21a，利用元件例化语句描述图4-18，并将此文件放在同一目录中。以下是部分参考程序：,实验与设计,KX康芯科技,. COMPONENT MUX21A PORT ( a，b，s : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ；. u1 : MUX21A PORT MAP(a=a2，b=a3，s=s0，y=tmp); u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy); END ARCHITECTURE BHV ;按照本章给出的步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。,
