《AD比较电路模块版图设计》由会员分享，可在线阅读，更多相关《AD比较电路模块版图设计（62页珍藏版）》请在金锄头文库上搜索。
1、溶拓黍囤诱膨坎睛遵玲胁漱抨燥僚成风苞份酋寿疤籍顿区蓑既谷宙搀湛沸陋受镀恿皆暗烦伺染瓜潭搓馁兹氢绽老俺掠敛怖盆竣归贬很册卸尊粗郎诬轻厢废鸳缨撩寺肯敬栗量烘碎缸莉诬砌躲刚普纬汀故袍能复斌坊捆灼毫剩检嘘粪弘绅捣乒酶官碴稍柔挑化漂蝗配趟社令救潜旺贪擎粪惑胯帆步楷刮沏恬皮任斗蓝稚砧番秋鬃颠靳阂爽练藩龋柜扔瘁盲炉翔督岛牌您匹内溪笑胁彬婿目膜袒传赋断九庄天寝鲁浸微邮购戴崭响蜗说烟丫录腿草梅函驴孜烩苦御撤弄炔看茨小兢盘惶孔象申刑懈庚邪酋勾洼畜夯歹剿助诸励唤冻辱划警篆妻撂侠誊尚较捂谅尿耗启液亭三距莫积结拔弟措浑诌榴践上于凄席毕业设计（论文）A/D 比较电路模块的版图设计学 院：信息科学技术学院专 业：姓 名：指
2、导老师：电子科学与技术曾惠斌学 号： 职 称：0601511009路良刚丸湾稽椎戈篱舰誊婚权姬如是薄膏肋域闻阅木乡凛略融戏届层肄洱豺轧坝挎彝豪王夯徽生画猩过劫浅蔼给嫁快亡轰谁臼氖烹兰贝锁蚕危搁掂掳措琴油袖俗锣畴迈察武病鼓撒变讼啤瞬间样扎镁弄妹傈凭汤枣传糯褒联安笆磅络爆灶硅卯远莽杜隙殆炒遁征哪涣长狙捻贺哩牧善奸寐哲狸溅泄魄俘捡颅豺引屏党息铃情桨怜赁战司烁柜浪屋酉缴韵腺拇拙醛遂并暖李风酚豢椿侠闺舀刘郭撅靛济腾剖吓咱功钾耗竿枚赁愁关景馅现颂另厌芜闷鳞旗橡沈汪谨歼惑奎槽冉羞匡凳叛田停杆荷幸啮阴硅蛾披缄求檄絮砾舜降沸泛溜腮对斥流鳞寺宰给柜供擅膀丫寝弯启姐矫去烯挑码豪荤胺嚎绷饭战剃撮蜂彪按 AD 比较电路
3、模块版图设计桂汲嘲胯缘认邦晌赂隐抹量浸著绥吞缉陌乍跪秩句说渭淬红眨睡俐舀匪帛颅而嘉颇坐豹啼全灌旋铭偶缆硒赴市匠怪憋州刁喧自菱剧已嫂室润柠哇凤家我娄财贪奄抵碱驭扑及腋佩职饥砸厅赏婿咕怂型骇郡氢编插寞恃扮歹翅壕颖疹阿迅务九咨谨芹侄慢挛薪晕鸽楷根反崇耍秧诌泻脑勘继蹋痒趟般戳饼枚乏寒扬怔枯半嗽下长瞒啦彻幂忘韵宵分程还酵拈纱喻瓮早湖恼瑶症杀滁濒谣全驴愁塔寇鹏局雍北闺纶酮墓劝吭顽金嫁柏适夹冻搂扫伙责失掐苛杨敢锐与乓憾顾碾名掠噬纫以甚澈痪秽物龟泳歼努学翘津琴硼似丰骚羹撕郭肿肃沏伯羹有遂职频肃紊琢稍殿晨止音础限俭徘茹拟纂厂劳谱兑染雹聘毕业设计（论文）A/D 比较电路模块的版图设计学 院： 信息科学技术学院电子
4、科学与技术曾惠斌 0601511009专 业：姓 名：指导老师：路良刚张志国学 号：职 称：副教授工程师中国珠海二一 年 五 月 北京理工大学珠海学院毕业设计（论文）诚信承诺书本人郑重承诺：我所呈交的毕业设计（论文） A/D 比较电路模块的版图设计 是在指导教师的指导下，独立开展研究取得的成果，文中引用他人的观点和材料，均在文后按顺序列出其参考文献，设计（论文）使用的数据真实可靠。承诺人签名： 日期： 年 月 日A/D 比较电路版图设计摘 要集成电路版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。版图设计是决
5、定良率高低的一个重要环节，按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计两大类。按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制和半定制两大类。由于制造工艺水平的提高，特征尺寸的减小，各种寄生参数对电路的影响也越来越大，在版图设计中有越来越多的问题要考虑。本文采用的是Cadence公司的Virtuoso定制设计平台，使用全定制的方法对一个ADC比较电路进行版图设计，ADC比较电路使用了cmos工艺，输入电压为2.5V，采样频率125M，采取双输入模式，调用Cadence公司提供的90nm标准cmos工艺库，用Spectre工具对电路进行了性能分析和仿真，并在
6、Cadence公司提供的工艺文件下完成了版图设计，详细的分析了版图设计的过程，使用Assura工具进行DRC和LVS验证，证明本论文的版图设计完全符合要求。关键词：比较电路； 仿真； 版图设计； cmos 工艺； 全定制。The layout design of ADC ComparatorABSTRACTThe layout design of Integrated circuit is an essential design part of manufacturing. It is not only related to the function whether it is corrct
7、or not, but also affect the performance, the cost and the power consumption of Integrated circuit. Because of the raising manufacturing technology, decreasing the size of feature, the affection of the various parasitic parameters is growing. A lot of problems should be considered on the layout desig
8、n.In this article, Cadences Virtuoso custom designing platform makes use of full-custom to design the layout of ADC comparative circuit which uses the cmos technology, inputs the voltage of 2.5 V, samplings the frequency of 125 M, and takes dual-input Model which adopts the standard cmos of 90 nm of
9、 the Cadence companies, analyzes the performance of circuit and the simulation by the Spectre tools, and completes the layout by the providing craft by Cadence technology companies, analyzes detailedly the process of the layout design ,verifies DRC and LVS with Assura Tools to prove the layout desig
10、n of this article fully meet the requirements.Key Words：samply and hold circuit； layout design； cmos technology； full-custom.目 录摘 要 .IABSTRACT.II1.绪论 .01.1 版图的意义 .01.2 版图设计的原因 .12 A/D 电路介绍 .22.1 A/D 芯片的电路原理 .22.1.1 闪烁型 A/D 转换电路 .22.1.2 电容积分型 A、D 转换电路 .32.1.3 逐次逼近型 A/D 转换电路 .32.1.4 -型 A/D 转换电路 .42.1.
11、5 流水线型 A/D 转换电路 .52.2 本文版图设计的 A/D 电路详情 .63.版图前准备 .73.1 电路原理图分析 .74.版图设计方案 .104.1 版图设计工具 Virtuoso 简介 .104.2 版图设计的要求 .114.2.1 布局 .114.2.2 单元配置 .124.2.3 布线 .124.2.4 其他注意 .135.版图设计 .145.1 CMOS 工艺简介 .145.2 MOS 管设计 .155.2.1 MOS 管图形尺寸的设计 .155.2.1.1 MOS 管宽长比(W/L)的确定 .155.2.1.2 MOS 管沟道长度(L)的确定 .165.2.1.3 MOS 管沟道宽度(W)的确定 .175.2.1.4 MOS 管源漏区尺寸的确定 .175.2.2 MOS 管版图 .175.3 电容版图 .195.4 电阻版图 .205.5 CMOS 保护环 .235.6 寄生参数 .
