数字电路试卷(A)答案20112012

上传人:宝路 文档编号:3038996 上传时间:2017-07-30 格式:DOC 页数:6 大小:329.01KB
返回 下载 相关 举报
数字电路试卷(A)答案20112012_第1页
第1页 / 共6页
数字电路试卷(A)答案20112012_第2页
第2页 / 共6页
数字电路试卷(A)答案20112012_第3页
第3页 / 共6页
数字电路试卷(A)答案20112012_第4页
第4页 / 共6页
数字电路试卷(A)答案20112012_第5页
第5页 / 共6页
点击查看更多>>
资源描述

《数字电路试卷(A)答案20112012》由会员分享,可在线阅读,更多相关《数字电路试卷(A)答案20112012(6页珍藏版)》请在金锄头文库上搜索。

1、2017 年 7 月 29 日 共 11 页 第 1 页 共 11 页 第 2 页装 订 线20112012 学年第 2 学期闽江学院考试试卷考试课程:数字逻辑电路 试卷类别:A 卷 B 卷 考试形式:闭卷 开卷 适用专业年级:10 级电子信息工程、10 级电子信息科学与技术、10 电子科学与技术 班级 姓名 学号 题号 一 二 三 四 五 总分得分一、 单项选择题 30%(共 30 分,第 12、第 13 题每题 3 分,其它每题 2 分,把正确答案填入下面表格)得分题号 1 2 3 4 5 6 7 8 9 10答案 B B C B A B C B A题号 11 12 13 14 15答案

2、A C D B D1、七段共阴极显示译码器,当译码器七个输出端状态为 abcdefg=0011111 时(高点平有效) ,译码器输入状态(8421BCD 码)应为( B )。A、0011; B、0110; C、0101; D、01002、一个 8 选 1 数据选择器,其地址输入端(选择控制输入端)的个数应是( B )个。A、2; B、3; C、4; D、8 3、对于 J-K 触发器,若 J=K,则可完成( C )触发器的逻辑功能。A、R-S; B、D; C、T ; D、J-K4、多谐振荡器可产生( B )A、正弦波; B、矩形波; C、三角波; D、锯齿波5、只读存储器 ROM 的功能是( A

3、 ) 。A、只能读出存储器的内容且断电后仍保持; B、只能将信息写入存储器; C、可以随机读出或写入信息; D、只能读出存储器的内容且断电后信息全丢失6、用( B )片 1k4 的 ROM 可以扩展实现 8k4 ROM 的功能。A、4; B、8; C、16; D、327、已知逻辑函数 ,则 Y 的最简与或表达式为 ( C )。 AYA、 ; B、 ; C、 ; D、BBA8、TTL 与非门扇出系数的大小反映了与非门( B )能力的大小。A、抗干扰; B、带负载; C、工作速度;D 、应用范围 9、Verilog 语言设计一个二输入的与门,其核心语句为(A )A 、Y=A B; B、Y=A B

4、;C 、Y=A B; D、Y= AB ;11、下列说法不正确的是(A )A、当高电平表示逻辑 0、低电平表示逻辑 1 时称为正逻辑;B、三态门输出端有可能出现三种状态(高阻态、高电平、低电平) ;C、 OC 门输出端直接连接可以实现正逻辑的线与运算;D、集电极开路的门称为 OC 门12、电路如下图(图中为上升沿 JK 触发器) ,触发器当前状态 Q3 Q2 Q1 为“100”,请问在时钟作用下,触发器下一状态(Q 3 Q2 Q1)为( C )2017 年 7 月 29 日 共 11 页 第 3 页 共 11 页 第 4 页74LS191 功能表LDCTU/CP D0 D1 D2 D3 Q0 Q

5、1 Q2 Q30 d0d1 d2 d31 0 0 1 0 1 1 1 d0 d1 d2 d3加法计数减法计数保持A、 “101”;B、 “110”; C、 “011”;D、 “001” 13、电路如下图,已知电路的当前状态 Q3 Q2 Q1 Q0 为“1100” ,74LS191 具有异步置数的逻辑功能,请问在时钟作用下,电路的下一状态(Q 3 Q2 Q1 Q0)为( D )A、 “1100”; B、 “1011”; C、 “1101”; D、 “0000” 14、 函数 F(A,B,C)=AB+BC+AC 的最小项表达式为( B ) 。A、F(A,B,C)= m(0,2,4) ; B、F(A

6、,B,C)=m(3,5,6,7) ;C、F(A,B,C)=m(0,2,3,4) ; D、F(A,B,C)=m(2,4,6,7)15、如图所示电路,若输入 CP 脉冲的频率为 100KHz,则输出 Q 的频率为(D ) 。A、500KHz ; B、200KHz ;C、100KHz; D、50KHz二、填空题 10%(每空 1 分,共 10 分。 ) 得分1、时序逻辑电路按照其触发器是否有统一的时钟控制分为( 同步 )时序电路和 ( 异步 )时序电路。2、要表达一个逻辑函数通常有:(函数表达式) , (逻辑电路图) , ( 真值表 )等常见的方法。 (写出其中三个即可:函数表达式,逻辑电路图,真值

7、表,卡诺图,波形图)3、A/D 转换是将模拟信号转换为数字信号,转换过程有:( 取样 ) 、 (保持) 、(量化) 、 (编码) 。4、100001100001 是 8421BCD 码,其十进制为 ( 861 )。三、判断题 10%(正确的打“” ,错误的打“” ,把答案填入下列表格,每题 1 分,共 10 分。 )得分题号 1 2 3 4 5 6 7 8 9 10答案 1、TTL 、CMOS 门中未使用的输入端均可悬空( )2、TTL 与非门与 CMOS 与非门的逻辑功能不一样。 ( ) 3、计数器可作分频器。 ( ) 4、因为逻辑表达式 A+B+AB=A+B 成立,所以 AB=0 成立。

8、( )5、在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号。 ( )6、用数据选择器可实现时序逻辑电路。 ( )7、单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 ( )8、相同逻辑功能的 TTL 电路和 CMOS 电路相比,前者的功耗大。 ( )CPQQDC2017 年 7 月 29 日 共 11 页 第 5 页 共 11 页 第 6 页9、十进制数(9) 10 比十六进制数(9) 16 小。 ( )10、若两个函数具有不同的真值表,则两个逻辑函数必然不相等。 ( )四、化简 8% 得分1、(3 分)用公式法化简下列函数: BACY解: BACY-(1 分))(-(1 分)

9、-(1 分)BAC2、 (5 分)用卡诺图化简下列逻辑函数。画出卡诺图,在卡诺图上画出卡诺圈并且写出最简的与或表达式。 DY解:-画一个圈得(1 分)-(1 分)DCBAY五、电路分析与设计题 42% 得分1、 (8 分)试用 3 线8 线译码器 74LS138 和门电路实现下列函数。 CABZ),(要求:(1) 、写出表达式的化简过程;(2) 、根据下图连接电路图。解:(1) 、 CABZ),(-(1 分))(-(1BAAB分)-(17631m分)-(1)()()7631 分)(2) 、连接电路图如下-画图(4STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138201

10、7 年 7 月 29 日 共 11 页 第 7 页 共 11 页 第 8 页分)2、 (6 分)设计一个二楼楼梯开关控制电路。楼梯上有一盏灯,各层楼各有一个控制该灯的开关 A、 B,要求上楼时可在楼下开灯,上楼后在楼上顺手关灯,下楼时可在楼上开灯,下楼后在楼下顺手关灯。要求如下:(1) 、说明输入输出变量的含义,并且写出真值表,得出逻辑函数的与或形式;(2) 、把逻辑函数画成与非形式,然后仅用两输入的与非门实现该逻辑电路,画出示意图。解:(1)用 A、B 代表开关, “1”代表开关闭合, “0”代表开关断开;用 Y代表灯, “1”代表亮, “0”代表灭。-(1 分)真值表如下A B Y0 0 00 1 11 0 11 1 0-(1 分)-(1 分)BAY(2) -(1)( )(BA分)逻辑图如下-(2 分)3、 (6 分)74LS161 是同步 4 位二进制加法计数器,其逻辑功能表如下;试用同步预置数法(置成“0000” )接成同步七进制计数器。要求:(1) 、分析设计过程;(2) 、画出有效循环的状态转换图;(3) 、附加门电路,完成七进制计数器电路图的连接。2017 年 7 月 29 日 共 11 页 第 9 页

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 中学教育 > 试题/考题

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号