EDA数字秒表课程设计报告

上传人:飞*** 文档编号:30022687 上传时间:2018-01-26 格式:DOC 页数:22 大小:208KB
返回 下载 相关 举报
EDA数字秒表课程设计报告_第1页
第1页 / 共22页
EDA数字秒表课程设计报告_第2页
第2页 / 共22页
EDA数字秒表课程设计报告_第3页
第3页 / 共22页
EDA数字秒表课程设计报告_第4页
第4页 / 共22页
EDA数字秒表课程设计报告_第5页
第5页 / 共22页
点击查看更多>>
资源描述

《EDA数字秒表课程设计报告》由会员分享,可在线阅读,更多相关《EDA数字秒表课程设计报告(22页珍藏版)》请在金锄头文库上搜索。

1、 课程设计任务书学生姓名: 专业班级: 电子科学与技术电子 00901 班 指导教师: 工作单位: 武汉理工大学信息工程学院 题 目: 数字秒表 一、设计目的根据设计要求,完成对数字秒表的设计。进一步加强对 Quartus的应用和对 VHDL 语言的使用。二、设计内容和要求计时精度应大于 1/100S,计时器能显示 1/100S 的时间,提供给计时器内部定时的时钟频率应大于 100Hz,这里选用 1KHz。计时器的最大计时时间为 1 小时,为此需要 6 位的显示器,显示的最长时间为 59 分 59.99 秒。设置有复位和起/停开关,复位开关用来使计数器清零,做好计时准备。起停开关的使用方法与传

2、统的机械式计数器相同,即按一下,启动计时器开始计时,再按一下计时终止。三、 初始条件CPLD,按键,时钟信号等。四、时间安排:EDA 课程设计布置工作 6.11设计 6.126.15硬件调试 6.176.19撰写设计报告 6.206.21检查硬件、答辩、提交设计报告 6.22指导教师签名: 年 月 日系主任(或责任教师)签名 年 月 日目 录摘 要 .IAbstract.II绪 论 .III一 系统设计方案 .1二 底层模块设计 .22.1 计时电路 .22.1.1 时基分频器 .22.1.2 100 进制计数器 .32.1.3 60 进制计数器 .32.2 计时控制电路 .42.3 显示电路

3、 .42.3.1 七段译码器 .42.3.2 扫描模块 .4三 顶层原理图 .5四 系统仿真 .64.1 计时电路的仿真 .64.2 计时控制电路的仿真 .84.3 显示电路的仿真 .8五 器件编程与硬件下载 .9六 心得体会 .10七 参考文献 .11附录 .12 武汉理工大学EDA课程设计说明书I摘 要随着人们生活水平的日益提高,社会体系的日益完善,人们对于各种应用器件的要求也越来越高。秒表作为日常生活中,特别是体育运动中应用的特别广泛,所以精确且方便使用的秒表就被越来越多的人所选择。本秒表计时器用于体育竞赛及各种要求有较精确时的各领域,往常利用中小规模集成电路实现,但一般体积大,使用携带

4、不方便。利用 VHDL 在 FPGA 或 CPLD 上实现 1/100秒计时控制器,能充分发挥 VHDL 与可编程逻辑器件灵活、高效、集成度高的特点。利用 VHDL 语言设计基于计算机电路中时钟脉冲原理的数字秒表。该秒表能对 0 秒59 分 59.59 秒范围进行计时,显示最长时间是 59 分 59 秒。计时精度达到 10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用,使用以后计时器清零,并做好下一次计时的准备。关键词:EDA 技术、VHDL 语言、计时器、数码管 武汉理工大学EDA课程设计说明书IIAbstractAs people living standard rise i

5、ncreasingly, of the social system is increasingly perfect, for all sorts of people the requirements of the application devices more and more is also high. Stopwatch as daily life, especially sports of the applications of the special extensive, so precise and convenient use a stopwatch is more and mo

6、re people choose. This stopwatch timer used for sports competition and various requirements have a precise of every field, usual medium scale integrated circuit of realization, but generally is big, the use of portability. Use of VHDL FPGA or CPLD 1/100 of a second time on its controller, can give f

7、ull play to VHDL and programmable logic devices flexible, efficient, and integration high characteristic.Use of VHDL language design based on the computer in the circuit principle of the clock pulse digital stopwatch. The stopwatch to 0 SEC-59 points and 59.59 seconds time range, show the longest time is 59 points 59 seconds. Time precision of the 10 ms. The design of the replacement switch and rev. Stop switch. Reset switch can be in any case use, after use timer reset, and do the next

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 行业资料 > 其它行业文档

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号