《计算机组成原理课程设计-基本模型机的设计--跳转指令的实现》由会员分享，可在线阅读，更多相关《计算机组成原理课程设计-基本模型机的设计--跳转指令的实现（19页珍藏版）》请在金锄头文库上搜索。
1、武汉理工大学计算机组成原理课程设计说明书1学 号： 课 程 设 计题 目 基本模型机的设计跳转指令的实现学 院 计算机学院专 业 物联网工程专业班 级姓 名指导教师2012 年 1 月 2 日武汉理工大学计算机组成原理课程设计说明书2课程设计任务书学生姓名： 专业班级：物联网 1001 班指导教师： 工作单位：计算机科学与技术学院题 目: 基本模型机的设计跳转指令的实现初始条件：理论：学完“电工电子学” 、 “数字逻辑” 、 “汇编语言程序设计” 、和“计算机组成原理”课程，掌握计算机组成原理实验平台的使用。实践：计算机学院科学系实验中心提供计算机、实验的软件、硬件平台，在实验中心硬件平台验证
2、设计结果。要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、基本模型机系统分析与设计，利用所学的计算机组成原理课程中的知识和提供的实验平台完成设计任务，从而建立清晰完整的整机概念。2、根据课程设计题目的要求，编制实验所需的程序，上机测试并分析所设计的程序。3、课程设计的书写报告应包括：（1）课程设计的题目。（2）设计的目的及设计原理。（3）根据设计要求给出模型机的逻辑框图。（4）设计指令系统，并分析指令格式。（5）设计微程序及其实现的方法（包括微指令格式的设计，后续微地址的产生方法以及微程序入口地址的形成） 。（6）模型机当中时序的设计安排。（7）设计指令执
3、行流程。（8）给出编制的源程序,写出程序的指令代码及微程序。（9）说明在使用软件 HKCPT 的联机方式与脱机方式的实现过程（包括编制程序中跳转指令的时序分析，累加器 A 和有关寄存器、存储器的数据变化以及数据流程） 。（10）课程设计总结（设计的特点、不足、收获与体会） 。时间安排： 周一：熟悉相关资料。 周二：系统分析,设计程序。周三、四：编程并上实验平台调试 周五：撰写课程设计报告。指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日武汉理工大学计算机组成原理课程设计说明书3基本模型机的设计跳转指令的实现1、课程设计的题目基本模型机的设计跳转指令的实现2、设计的目的及设计原理
4、。2.1 课程设计目的此次课程设计的主要目的有：在详细了解所发的资料内容后，根据书本的理论和之前的实践知识，掌握计算机组成原理实验平台的各个单元模块的工作的原理,并了解软件HKCPT 的联机、使用方式，是学会规划读/写内存、寄存器、数值计算等功能,要会编写相应的微程序,并在软件 HKCPT 加以实现。2.2 课程设计原理实验系统中模型机的运行是在微程序的控制下进行的，在实验平台中，模型机从内存中取出、解释、执行机器指令都将由微指令和与之相配合的时序来完成，即 1 条机器指令对应一个微程序。这次实验将能在微程序控制下自动产生各部件单元的控制信号，实现特定指令的功能。计算机数据通路的控制将由微程序
5、控制器来完成，CPU 从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。本实验采用五条机器指令：SUB（减法）、ADD（二进制加法）、STA（存数）、MOV（赋值）、JMP（无条件转移）、JC、RRC（循环右移）。3、根据设计要求给出模型机的逻辑框图其中运算器由 2 片 74L181 构成 8 位字长的 ALU 单元。2 片 74LS374 作为 2 个数据锁存器（DR1、DR2） ，8 芯插座 ALU-IN 作为数据输入端，可通过短 8 芯扁平电缆，把数据输入端连接到数据总线上。数据输入锁存器 DR1 的 EDR1 为低电平，并且
6、 D1CK 有上升沿时，那来自数据总线的数据打入锁存器 DR1。同样使 EDR2 为低电平、D2CK 有上武汉理工大学计算机组成原理课程设计说明书4升沿时把数据总线上的数据打入数据锁存器 DR2。4、设计指令系统，并分析指令格式4.1 指令系统此次实验涉及的指令有以下几种：MOV R1,#Data 将立即数 Data 送到寄存器 A 中MOV R0,#Data 将立即数 Data 送到寄存器 RI 中MOV A, #Data 将立即数 Data 送到寄存器 A 中JMP Addr 跳转到 Addr 处开始执行JC Addr 如果有进位(借位)跳转到 Addr 处开始执行RLC A 带进循环左移
7、一位Add A,R0 将寄存器 R0 中的数据加到累加器 A 中SUB A,R1 将累加器 A 中的数据减去寄存器 R1 中的数据武汉理工大学计算机组成原理课程设计说明书5STA Addr 将寄存器中内容写入存储器中HALT 停机指令指令系统如下表：4.2 指令格式一般指令由操作码和操作码组成，如下所示：操作码 地址码此实验所涉及指令的格式如下：MOV 指令采用双字节指令，其格式如下：第 1 字节:操作码及 Ri第 2 字节:DataJMP 指令采用双字节指令,其格式如下:第 1 字节:操作码第 2 字节:AddrJC 指令采用双字节指令 ,其格式如下 :第 1 字节:操作码第 2 字节:Ad
8、drRLC 指令采用单字节指令,其格式如下:第 1 字节:操作码ADD 指令采用单字节指令,其格式如下:第 1 字节:操作码SUB 指令采用单字节指令,其格式如下:第 1 字节:操作码及 RiSTA 取数据指令，其格式如下：I7 I6 I5 I4 I3 I2 I1 I0D7 D6 D5 D4 D3 D2 D1 D0I7 I6 I5 I4 I3 I2 I1 I0A7 A6 A5 A4 A3 A2 A1 A0I7 I6 I5 I4 I3 I2 I1 I0A7 A6 A5 A4 A3 A2 A1 A0I7 I6 I5 I4 I3 I2 I1 I0I7 I6 I5 I4 I3 I2 I1 I0I7 I
9、6 I5 I4 I3 I2 I1 I0武汉理工大学计算机组成原理课程设计说明书6第 1 字节:操作码 Data第 2 字节:Addr停机指令（HALT ） ，其格式如下：第 1 字节:操作码5 设计微程序 及其实现的方法5.1 微指令格式的设计在本实验平台的硬件设计中，采用 24 位微指令，若微指令采用全水平不编码纯控制场的格式，那么至多可有 24 个微操作控制信号，可右微代码直接实现。如果采用多组编码译码，那么 24 位微代码通过二进制译码可实现 个互斥的微操作控制信号。n2由于模型机指令系统规模较小，功能也不太复杂，所以采用全水平不编码纯控制场的微指令格式。5.2 后续微地址的产生方法每条
10、指令由不超过 4 条的微指令组成，那么可根据下表组成每条微程序的首地址。微指令的运行顺序为下地址确定法，即采用计数增量方法，每条微指令执行过后微地址自动加 1，指向下下一条微指令地址。例如：确定了一条程序的微程序入口地址位 07H,那么当执行完 07H 这条微指令后微地址加 1，指向 08H 微地址。微地址寄存器由 2 篇74LS161 组成，当模型机在停机状态下，微地址被清零。当实验平台开始运行时，微地址从 00H 开始运行。且 00H 放置一条取指指令，根据程序开始地址从内存中读出第一条指令。00 取指微指令010203 减法指令微程序（1）04 减法指令为程序（2）I7 I6 I5 I4
11、 I3 I2 I1 I0A7 A6 A5 A4 A3 A2 A1 A0I7 I6 I5 I4 I3 I2 I1 I0武汉理工大学计算机组成原理课程设计说明书7050607 MOV 指令微程序（1）08 MOV 指令微程序（2）09 MOV 指令微程序（3）0A0B0C0D0E0D 5.3 微程序入口地址的形成在模型机中，用指令操作码的高 4 位作为核心扩展成 8 位的微程序入口地址MD0MD7，这种方法成为“按操作码散转” （如下表所示） 。微程序首地址形成MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD00 0 I7 I6 I5 I4 1 1按操作码散转指令操作码 微程序首地址M
12、D7、MD6 I7 I6 I5 I4 MD1、MD0 MD7MD00 0 0 0 0 1 003H0 0 0 0 1 1 007H0 0 0 1 0 1 00BH0 0 0 1 1 1 00FH0 0 1 0 0 1 013H0 0 1 0 1 1 017H0 0 1 1 0 1 01BH0 0 1 1 1 1 01FH0 1 0 0 0 1 023H0 1 0 0 1 1 027H0 1 0 1 0 1 02BH0 1 0 1 1 1 02FH0 1 1 0 0 1 033H武汉理工大学计算机组成原理课程设计说明书80 1 1 0 1 1 037H0 1 1 1 0 1 03BH0 1 1
13、1 1 1 03FH6 模型机当中时序的设计安排6.1 主要指令的时序图1)、由于模型机已经确定了指令系统，微指令采用全水平不编码纯控制场的格式，微程序的入口地址采用操作码散转方式，微地址采用技术增量方式，所以可确定模型机中时序单元中所产生的每一节拍的作用。2)、在本实验中，由监控单元产生了一个 PLS-O 的信号来控制时序产生（如下图所示）。PLS-O 信号经过时序单元的处理产生了 4 个脉冲信号。4 个脉冲信号组成一个为周期，为不同的寄存器提供工作脉冲。它们分别实现的功能是：(1)PLS1:微地址寄存器的工作脉冲，用来设置微程序的首地址及微地址加 1.(2)PLS2:PC 计数器的工作脉冲
14、，根据微指令的控制实现 PC 计数器加 1 和重置 PC 计数器（跳转指令）等功能。(3)PLS3:把 24 位微指令打入 3 片微指令锁存器。(4)PLS4:把当前总线上的数据打入微指令选通的寄存器中。SIGNPLS1PLS2PLS3PLS4微指令周期 微指令周期PLS1 微地址寄存器的工作脉冲，用来设置微程序的首地址及微地址加 1。武汉理工大学计算机组成原理课程设计说明书9PLS2 PC 计数器的工作脉冲，根据位置的控制实现 PC 计数器加 1 和重置 PC 计数器（跳转指令）等功能。PLS3 把 24 位微指令打入微指令锁存器。PLS4 把当前总线上的数据打入微指令选通的寄存器中6.2
15、时序变化6.2.1 时序变化图1）初始状态的时序图2）执行 JZ 时的时序图3）执行 JC 时的时序武汉理工大学计算机组成原理课程设计说明书104）执行 JMP 时的时序图7 设计指令执行流程在每个系统中，一条指令从内存取出到执行完毕，需要若干个机器周期，任何指令周期中都必须有一个机器周期作为“取指令周期” ，成为公操作周期。而一条指令共需要几个机器周期取决于指令在机器内实现的复杂程度。对于微程序控制的计算机，在设计指令执行流程时，要保证每条指令所含有的微操作的必要性和合理性，还要知道总线 IAB,IDB,OAB,ODB 仅是传输信息的通路，没有寄存器信息的功能，而且必须包证总线传输信息时信息
16、的唯一性。例如本次课程设计中用到的取值微指令、ADD、JMP、RRC、MOVE 等指令7.1 取值微指令的执行流程在模型机处于停机状态时，模型机的微地址寄存器被清零，微指令锁存器输出无效。在处于停机状态时，脉冲 PLS1 对微地址寄存器无效，微地址寄存器保持为 0。脉冲 PLS2对 PC 计数器无效，同时 PLS2 把 HALT=1 打入启停单元中的运行状态寄存器中，把模型机置为运行状态，使微程序锁存器输出有效。PLS3 把微程序存储器 00H 单元中内容打入微指令锁存器中，并且输出取指微指令。PLS4 把从程序存储器中读出的数据打入指令寄存器中。在模型机处于运行状态时，脉冲 PLS1 将微地
