《flip flop时序逻辑电路-触发器》由会员分享，可在线阅读，更多相关《flip flop时序逻辑电路-触发器（33页珍藏版）》请在金锄头文库上搜索。
1、时序逻辑电路,一、时序电路的特点,1. 逻辑功能特点,电路在任何时刻的输出状态取决于该时刻的输入 状态和原来的电路状态。,(2) 包含记忆性元件(触发器)，具有记忆存储能力,(1) 输出、输入之间反馈延迟电路,2. 电路结构特点,概述,一、基本要求,1. 有两个稳定的状态(0、1)，以表示存储内容；,2. 能够接收、保存和输出信号。,二、现态和次态,1. 现态：,触发器接收输入信号之前的状态。,2. 次态：,触发器接收输入信号之后的状态。,三、分类,1. 按电路结构和工作特点：,基本、同步、主从和边沿。,2. 按逻辑功能分：,RS、JK、D 和 T(T )。,3. 其他：,TTL 和 CMOS
2、，分立和集成。,G2,4.1 基本触发器,4.1.1 由与非门组成,一、电路及符号,Q = 0,0 态,Q = 1,1 态,二、工作原理,Q = Q,“保持”,0,1,Q = 0,0 态,“置 0”或“复位” (Reset),1,0,Q = 1,1 态,“置 1”或“置位” (Set),1 态,0 态,信号同时撤消：,状态不定 (随机),简化波形图,状态翻转过程需要一定的延迟时间,如 1 0，延迟时间为 tPHL； 0 1， 延迟时间为 tPLH 。由于实际中翻转延迟时间相对于脉冲的宽度和周期很小，故可视为0。,设触发器初始状态为0：,Q,Q,信号同时撤消,出现不确定状态,三、特性表和特性方程
3、,1. 特性表：,R S Qn,Q n+1,0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1,011100,不用,不用,2. 简化特性表,R S,Q n+1,0 0,0 1,1 0,1 1,Q n,保持,1,置 1,0,置 0,不用,不允许,3. 特性方程：,Q n+1,0,1,1,1,0,0,约束条件,例,Q,问题：不确定状态 RS直接影响输出,同步触发器：,触发器的工作状态不仅受输入端 (R、S)控制，而且还受时钟脉冲(CP) 的控制。,CP (Clock Pulse):,等周期、等幅的脉冲串。,基本 RS 触发器：,S 直接置位端；,R 直接复位端。,(不
4、受 CP 控制),同步触发器：,同步 RS 触发器,同步 D 触发器,4.2 同步触发器,4.2.1 同步 RS 触发器,一、电路组成及工作原理,1. 电路及逻辑符号,曾用符号,国标符号,2. 工作原理,当 CP = 0,保持,当 CP = 1,与基本 RS 触发器功能相同,特性表：,特性方程:,约束条件,CP = 1期间有效,二、主要特点,1. 时钟电平控制,CP = 1 期间接受输入信号；,CP = 0 期间输出保持不变。,（抗干扰能力有所增强）,2. RS 之间有约束,4.2.2 同步 D 触发器,一、电路组成及工作原理,（CP = 1期间有效）,简化电路：省掉反相器。,二、主要特点,1
5、. 时钟电平控制，无约束问题；,2. CP = 1 时跟随。,下降沿到来时锁存,4.3 主从触发器,4.3.1 主从 RS 触发器,一、电路组成及符号,主,从,国标符号,二、工作原理,1. 接收信号：,CP = 1,主触发器接收输入信号,CP =1 期间有效,2. 输出信号：,CP = 0,主触发器保持不变；,从触发器由CP下降沿到来之前的 确定。,下降沿有效,延迟,波形图,三、主要特点,1. 主从控制，时钟脉冲触发。,主触发器接受输入信号,从触发器按照主触发器的内容更新状态。,从触发器输出端的变化只能发生在 CP 的下降沿。,2. R、S 之间有约束。,CP 下降沿到来时，若 违背约束条件：
6、S = R = 1 ，则可能出现竞态现象。,四、异步输入端的作用,R、S 同步输入端,受时钟 CP 同步控制, 异步输入端,不受时钟 CP 控制,直接置位端,直接复位端,异步置位端,异步复位端,国标符号,曾用符号,4.3.2 主从 JK 触发器,(解决 R、S 之间有约束的问题),一、电路组成及工作原理,国标符号,特性方程：,特性表：,0 0,0 1,1 0,1 1,Q n,0,1,保持,置0,置1,翻转,二、集成电 JK 触发器 (7472),1. 逻辑符号,2. 特性表,三、 主要特点,1. 主从控制脉冲触发，完善方便；,2. 存在一次变化问题，抗干扰能力需提高。,1,0,0,CP =1期
7、间，只有 J 端能输入,G8 被封锁，不论 K 为何值，R = 0，这将可能引起错误。,例如：,一般情况下，要求主从 JK 触发器在 CP = 1 期间输入信号的取值应保持不变。,一、 集成边沿 JK 触发器,(一) CMOS 边沿 JK 触发器,CC4027,国标符号,曾用符号,引出端功能,4.4 边沿触发器,特 性 表,（二）TTL 边沿 JK 触发器,CP 下降沿触发,异步复位端 RD、异步置位端 SD 均为低电平有效,74LS112 (双 JK 触发器),三、主要特点,(一) CP 的上升沿或下降沿触发；,(二) 抗干扰能力极强，工作速度很高，在触发沿瞬间，按 的规定更新状态；,(三)
8、 功能齐全(保持、置 1、置 0、翻转)，使用方便。,四、波形图,设输出端初态为 0,Q,国标符号,边沿 D 触发器,一、电路组成及符号,从主,二、工作原理,CP 下降沿时刻有效,二、 集成边沿D 触发器,(一) CMOS 边沿 D 触发器,CC4013 (双 D 触发器),符号,引出端功能,特性表,CP 上升沿触发,4.5 时钟触发器的功能分类及转换,4.5.1 时钟触发器功能分类,一、RS 型和 JK 型触发器,(一) RS 型触发器,符号,特性表,Q n,1,0,不用,保持,置1,置0,不许,特性方程,约束条件,CP 下降沿 时刻有效,延迟输出 (主从),(二) JK 型触发器,符号,特
9、性表,Q n,0,1,保持,置0,置1,翻转,特性方程,CP下降沿 时刻有效,(一) D 型触发器,符号,特性表,特性方程,CP 上升沿 时刻有效,置 0,置 1,二、D 型、T 型和 T 型触发器,(二) T 型触发器,保持,翻转,CP 下降沿时刻有效,(三) T 型触发器,翻转,CP 下降沿时刻有效,4.6 触发器逻辑功能表示方法及转换,4.6.1 触发器逻辑功能表示方法,一、特性表、卡诺图、特性方程,特性表、卡诺图、特性方程、状态图和时序图。,(一) 特性表(真值表),(二)卡诺图,D 触发器：,单变量的函数，其卡诺图无意义。,JK 触发器：,(三)特性方程,D 触发器：,JK 触发器：,二、状态图和时序图,(一) 状态图,D 触发器：,D = 0,D = 1,D = 1,D = 0,JK 触发器:,J = 0 K = ,J = 1， K = ,J = K= 0,J = ， K = 1,(二)时序图,D 触发器：,特点：表述了CP 对输入和触发器状态在时间上的对应关系和控制或触发作用。,CP 上升沿触发,JK 触发器：,CP 下降沿触发,状态图 时序图,例 4.6.1 已知 CP、J、K 波形，画输出波形。 假设初始状态为 0。,JK,10,01,11,00,00,Q,0,1,0,0,1,1,
