《数字电路--第6章》由会员分享，可在线阅读，更多相关《数字电路--第6章（111页珍藏版）》请在金锄头文库上搜索。
1、6-1 时序电路概述,6-2 同步时序电路的分析,6-3 同步时序电路的设计,6-4 异步时序电路,第六章 时序逻辑电路,第六章 时序逻辑电路,6-5 计数器,6-6 寄存器,6-7 序列码发生器,小结,6-1 时序电路概述, 组合电路与时序电路的区别,1、组合电路：,电路的输出,只与电路的输入有关，,与电路的前一时刻的状态无关,2、时序电路：,电路在某一给定时刻的输出,取决于该时刻电路的输入,还取决于前一时刻电路的状态,由触发器保存,时序电路：,组合电路,+,触发器,电路的状态与时间顺序有关,tn、tn+1表示相邻的两个离散时间,时序电路概述,时钟信号未注明,输出方程：,Z(tn) = FX
2、(tn)，Y(tn),状态方程：,Y(tn+1) = GW(tn)，Y(tn),控制(驱动)方程:,W(tn) = HX(tn)，Y(tn),控制信号,时序电路概述,1、从输出Z(tn)与现态Y(tn)及输入X(tn)的关系来分：,Z(tn) =,FY(tn),穆尔型（Moore）电路,FX(tn)，Y(tn),米莱型（Mealy）电路,2、从控制时序状态的脉冲源来分：,时序电路,同步：,异步：,存储电路里所有触发器由一个统一的时钟脉冲源控制,没有统一的时钟脉冲,6-2 同步时序电路分析,写电路的输出函数,同步时序电路分析,解：,1、写出各触发器的控制函数和电路的输出函数,控制函数：,T1 =
3、 X,Q1,X,T2 = XQ1,输出函数:,X,Q1,Q2,Z = XQ2Q1,2、写状态方程,T触发器的特征方程为：,同步时序电路分析,3、作出电路的状态转换表及状态转换图,填表方法：,0 0,0,0 0,X Q2 Q1 所有组合,0 1,0,0 1,0 1,0 0,0,同步时序电路分析,由状态表绘出状态图,00,01,10,11,X/Z,1/0,0/0,0/0,0/0,0/0,同步时序电路分析,由状态图得电路的逻辑功能：,电路是一个可控模4计数器,X=0时,保持原态, 电路属于米莱型、可控模4计数器电路,输出不仅取决于电路本身的状态，而且也与输入变量X有关,由状态图可以看出，当输入X 1
4、时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100,X端是控制端，时钟脉冲作为计数脉冲输入。,同步时序电路分析,4、作时序波形图,设初始状态Q2Q1为00，输入X 的序列为01111100111。,0,0,1,0,0,0,0,0,X=1模4加计数,0,1,在时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图。,同步时序电路分析,写电路的输出函数,简单的电路可直接绘出状态转换图,6-3 同步时序电路的设计,设计方法,状态转换表的简化,同步时序电路设计举例,同步时序电路设计,画逻辑电路图,画出全状态图，检查设计，如不符合要求，重新设计,同步时序电路设计,例
5、：设计一“011”序列检测器，每当输入011码时，对应最后一个1，电路输出为1，其它输出为0。,解：,1、画出原始状态图（或称转移图）与原始状态表,输入端X：,输入一串行随机信号,输出端Z：,当X出现011序列时，Z = 1；否则Z = 0,A,B,C,D,X,S,0,1,A,B,C,D,B/0,A/0,B/0,C/0,B/0,D/1,B/0,A/0,S*/Z,状态A表示收到1,B表示收到0,C表示收到01,D表示收到011,2、状态简化,等价状态可以合并为一个状态,3、状态编码,Q1Q0：两个触发器状态,X,Q1Q0,Q1*Q0*/Z,0 0,0 1,0 1,1 0,01/0,00/0,01
6、/0,10/0,01/0,00/1,确定触发器个数为2,4、确定触发器类型，编写状态表，求控制函数及输出函数。, 触发器类型：,选T触发器, 编写状态表：,0 0,0 1,1 0,0,0,1,0 0,0 0,1 0,0,1,0,0,(1) 填X=0与X=1时，电路的现态与次态，及相应的现输出,(2) 填写相应的1、T0的状态,根据现态与次态决定T值,(3) 填1、0的卡诺图，求函数的表达式,同步时序电路设计,表达式为：,Q1Q0取11组合的态未使用，在卡诺图中暂按无关项处理,根据化简时约束项的使用情况，反填状态表，得全状态表,T0：,Q1Q0X为111时，以1对待,Q1Q0X为110时，以0对
7、待,T1：,Q1Q0X为111、110时，均以1对待,同步时序电路设计,1,1,1,0,0,1,0,0,全,同步时序电路设计,5、画逻辑电路图,同步时序电路设计,6、画全状态图,00,01,10,11,状态转换表的简化,1、观察法简化,状态等价的判别方法：,前提条件：同样输入的条件下,输出必须相同，然后看次态是否等价,(1) 次态相同或某些次态和各自的现态相同；,(2) 次态交错,如F和G，记为F，G,(3) 次态互为隐含条件,A、C等价取决B、D，称B、D等价是A、C等价的隐含条件,同理， A、C等价是B、D等价的隐含条件,A、C和B、D互为隐含，A与C、B与D等价即A，C，B、D,B、E等
8、价，记为B、E,关键找等价态,状态转换表的简化,由于B，E，而B，D，则D，E。,称它们为等价类,将B，D，E称为最大等价类。,不被其它等价类所包含,得A，C、F，G、B，D，E,简化的实质：,寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简。,状态简化,2、 隐含表法简化,系统的比较方法,第一步 作隐含表,少尾,缺头,1、作隐含表格,2、顺序比较,BDAF,DGAF,状态不等价填“”状态等价填“”取决隐含条件的-将条件填在格中,第二步 关连比较,继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“”,状态简化,第三步 寻找最大等价类,未打“
9、”的方格，都代表一个等价状态对,由此得到全部等价对：A，F、B，H、B，C、C，H,全部最大等价类：,A，F、B，C，H、D、E、G,第四步 状态合并，得最简状态表,用A表示,用B表示,构成等价类B、C、H,状态简化,同步时序电路设计举例,例：设计一个模可变的同步递增计数器。当控制信号X = 0时为三进制计数器；X = 1时为四进制计数器。,解：,1、列原始状态图,设：,输入控制端为：,输出端：Z1（三进制计数器的进位输出端）,Z2（四进制计数器的进位输出端）,00,01,10,11,X/Z1，Z2,2、选触发器类型，求控制函数和输出函数,触发器类型：,D,个数：2,D触发器的激励表与原始状态
10、图，作状态表,X,0,1 1,0 0,0 1,1 0,0 0,0 1,0 1,1 0,0 0,0,1,0 1,0,0,0,1,根据化简，约束项均未使用，按“0”处理填入表中，得全状态表,0,1 1,输出：,状态转换表,全,举例,0,0,1,举例,3、画出逻辑图,举例,4、画出全状态图,0/0,电路是一个自启动电路，完成设计要求,同步时序电路设计,画逻辑电路图,画出全状态图，检查设计，如不符合要求，重新设计,6-4 异步时序电路,同步时序电路和异步时序电路的区别：,1.同步时序电路的状态变化与时钟同步，而异步时序电路中没有统一的时钟脉冲，电路的状态随输入信号的改变而相应变化。即使异步时序电路存在
11、时钟，此时钟脉冲只是一个输入变量。,2.同步时序电路的每个状态都是“稳定状态”，而异步时序电路的状态分为“稳定”的和“不稳定”的两种。,3.同步时序电路中，任一时刻，几个输入变量可能同时变化。而异步时序电路中，每一时刻仅允许一个输入信号发生变化，以避免电路中可能出现的竞争现象。,6-4 异步时序电路,脉冲异步时序电路：,输入信号是脉冲信号,电平异步时序电路：,输入信号是电平信号,例：分析图示时序电路,解：,该电路是异步,注：异步电路的分析应考虑时钟信号,异步时序电路分析,1、各触发器的控制函数和时钟方程,2、各触发器的状态方程,当时钟脉冲下降沿到来时，方程成立;无时钟，保持原态,3、态序表,计
12、数脉冲CP,0,1,0,0,1,1,1,0,2,0,1,0,1,1,1,3,0,1,1,1,1,0,4,1,0,0,1,1,1,5,0,0,0,1,1,0,模5异步计数器,异步时序电路分析,“1”表示有时钟下降沿“0”表示无时钟下降沿,时序图,电路为一模5异步计数器,逻辑功能：,设初态 为：,000,异步时序电路分析, 时序电路通常由记忆电路及组合电路两部分组成，具有记忆作用。,时序电路可分为同步及异步时序电路、穆尓型和米萊型,同步时序电路的分析,同步时序电路的设计, 同步时序电路, 异步时序电路,脉冲异步时序电路,电平异步时序电路,主要介绍脉冲异步时序电路的分析,步骤,步骤,步骤,同步时序电
13、路分析,写电路的输出函数,简单的电路可直接绘出状态转换图,同步时序电路设计,画逻辑电路图,画出全状态图，检查设计，如不符合要求，重新设计,异步时序电路分析,1、各触发器的控制函数和时钟方程,2、各触发器的状态方程,3、态序表,4、时序图,最后得到电路的逻辑功能, 6-5 计数器,6.5.1 计数器,6.5.2 中规模计数器,6.5.1 计数器,一、计数器的功能,计数器的主要功能是累计输入脉冲的数目，它可以用来计数，分频，此外还可以对系统定时，顺序控制等操作。,二、计数器的分类,按时钟控制方式分类：有异步、同步计数器两大类。按计数功能可分为：加法计数、减法计数和可逆计数三大类。按数制分：可分为二
14、进制计数器和非二进制计数器（任意进制计数器）两大类。,计数器的分类表,6.5.2 中规模计数器,三、中规模异步计数器,二、四位二进制可逆计数器,一、四位二进制同步计数器,一、四位二进制同步计数器CT74161,四个主从J-K触发器构成D A：输入高位低位CP：时钟输入，上升沿有效R：异步清零，低电平有效LD：同步预置，低电平有效QD QA：输出高位低位P、T：使能端，多片级联QCC: 进位输出端,1、逻辑符号,四位二进制同步计数器CT74161,2、逻辑电路,(1) 异步清零：当R = 0，输出“0000”状态。与CP无关,(2) 同步预置：当R=1，LD=0，在CP上升沿时， 输出端即反映输入数据的状态,(3) 保持：当 R = LD =1,且EPET=0时，各触发器均处于保持状态,(4) 计数：当 LD = R = P= T = 1时，按自然二进制计数。若初态为0000,15个CP后，输出为“1111”，进位QCC = TQAQBQCQD =1；第16个CP作用后，输出恢复到初始的0000状态， QCC = 0。,3、功能,四位二进制同步计数器CT74161,输 入 输 出CPRLDP(S1)T(S2)A B C DQA QB QC QD00 0 0 0 10A B C DA B C D110 1保持11 0保持(QCC=0)111 1计数,
