《数字电子技术基础第五章》由会员分享，可在线阅读，更多相关《数字电子技术基础第五章（58页珍藏版）》请在金锄头文库上搜索。
1、5.1 时序逻辑电路的基本概念,5.2 时序逻辑电路的分析方法,5.5 时序逻辑电路的设计方法,5.3 计数器,5.4 寄存器,5.时序逻辑电路,2、熟练掌握时序逻辑电路的分析方法,1、熟练掌握时序逻辑电路的描述方式及相互转换。,3、熟练掌握常用时序逻辑器件的功能及应用,本章基本要求,逻辑电路可分为 两大类：,1、组合电路：,2、时序电路：,由若干逻辑门组成，电路不具记忆能力。,电路的输出仅仅与当时的输入有关。,存储电路，因而具有记忆能力。,电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关。,时序逻辑电路是数字逻辑电路的重要组成部分。,概 述,5.1.1 时序逻辑电路的结构,输入信号
2、,输出信号,存储电路的输入,输出状态,逻辑电路中存在反馈，时序电路的输出由电路的输入和电路原来的状态共同决定。,5.1 时序逻辑电路的基本概念,X(X1，Xi),Q(Q1，Qr),Y(Y1，Yr),Z(Z1，Zj),ZF1(X，Qn) 输出方程,YF2(X，Qn) 驱动方程,Qn+1F3(Y，Qn) 状态方程,各信号之间的逻辑关系方程组：,逻辑关系方程：,从控制时序状态的脉冲源来分：,时序电路,同步：,异步：,存储电路里所有触发器有一个统一的时钟源,没有统一的时钟脉冲,5.1.2 时序逻辑电路的分类,ZF1(X，Qn) 输出方程,YF2(X，Qn) 驱动方程,Qn+1F3(Y，Qn) 状态方程
3、,1.逻辑方程式,时序电路功能的四种描述方法：逻辑方程式、状态转换表、状态图和时序图 。,时序电路的四种描述方法,2.状态转换表,现 态,次 态输 出,3.状态图,4.时序图,0,0,0,1,0,0,0,1,0,1,1,1,0 0 0 0,1 1 1 1,0,0,0,1,1,1,0,1,0,1,0,0,能直观地描述电路输入信号、输出信号及电路状态在时间上的对应关系 。,四种描述方式是可以相互转换的。,5.2.1 分析时序逻辑电路的一般步骤:,1.写出触发器时钟信号CP的表达式,6.综合分析，用文字描述电路的逻辑功能;,2. 写出各触发器的驱动方程,3. 将每个触发器的驱动方程代入其特性方程中，
4、得 出其状态方程;,4.写出时序电路的输出方程;,5.列出状态转换表或画出状态图和波形图。,5.2 时序逻辑电路的分析方法,5.2.2 同步时序逻辑电路的分析举例,例5-1 试分析下图所示时序电路的逻辑功能。,Z与输入X无关，电路是莫尔型同步时序电路。,解：,1.了解电路组成。,输入信号,输出信号,J2=K2=X Q1,J1=K1=1,3.求出电路状态方程。,Z=Q2Q1,2.写出各触发器的驱动方程和输出方程。,4.列出其状态转换表，画出状态转换图和波形图。,Z=Q2Q1,状态转换表,电路状态图,画出波形图,波形可以根据状态转换表、状态转换图或方程画出。,5. 确定逻辑功能,X=0时，电路进行
5、加1计数 。,可逆计数器,X=1时，电路进行减1计数 。,Z可理解为进位或借位端。,分析下图所示同步时序逻辑电路，试画出在CP时钟脉冲信号作用下，电路L1L4的波形图，并确定电路逻辑功能。（设各触发器初态均为0）,解：,1.了解电路组成。,输入信号,输出信号,2. 写出各触发器的驱动方程。,输出与输入无关,*例2,莫尔型同步时序电路。,5.2.2 同步时序逻辑电路的分析举例（续）,3. 求出电路状态方程,4. 求输出方程,5. 列出其状态转换表，画出状态转换图和波形图,状态转换表,画出状态图,波形图（略）,6.电路自启动能力的确定,本电路具有自启动能力。,1. 异步时序逻辑电路的分析方法：,要
6、特别注意各触发器的时钟脉冲输入端的时钟信号状态。,时钟方程 触发器的驱动方程； 电路输出方程。,(1) 列出电路方程,(2) 求电路状态方程,(3) 列出状态转换表或画出状态图和波形图.,将驱动方程代入相应触发器的特性方程，求出电路状态方程。, 触发器时钟信号逻辑表达式；,分析步骤:,5.2.3 异步时序逻辑电路的分析举例,例6.2.3 分析图6.2.7所示逻辑电路。,2. 异步电路分析举例:,解 (1) 写出电路方程式, 时钟方程,输出方程,驱动方程,CP0=CP, 上升沿触发,CP1=Q0 ，仅当Q0由0 1时，Q1才可能改变状态。,(2) 求电路状态方程,(CP由01时此式有效),(Q0
7、由01时此式有效),如有时钟脉冲触发信号时，触发器状态变化； 如无时钟脉冲触发信号时，触发器状态不变。,(3) 列状态表、画状态图和时序图,1 0 / 1,0,1,1,0 1 / 0,0,1,0 0 / 0,0,1,0,1 1 / 0,0,0,CP1,CP0,(4) 逻辑功能分析,由状态图和时序图可知，此电路是一个异步四进制减法计数器，Z是借位信号。也可把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为4TCP，脉宽为1TCP。,*例 2 分析如图所示异步时序逻辑电路，画出电路状态图和波形图。,解 (1) 写出电路方程式, 时钟方程, 驱动方程,D2= Q0 Q1,D2= Q0 Q
8、1,(2) 求电路状态方程,D2= Q0 Q1,(3)列电路状态转换真值表,D2= Q0 Q1,(3)列电路状态转换真值表, end ,(4) 画出状态图和波形图,2.计数器的分类,按脉冲输入方式，分为同步和异步计数器,按进位体制，分为二进制、十进制和任意进制计数器,按逻辑功能，分为加法、减法和可逆计数器,1.计数器的逻辑功能,计数器的基本功能是对输入时钟脉冲进行计数。它也可用于分频、定时、产生节拍脉冲和脉冲序列及进行数字运算等等。,5.3 计数器,1.异步二进制计数器-4位异步二进制加法计数器, 工作原理,5.3.1 二进制计数器,结论:,计数器的功能：不仅可以计数也可作为分频器。,如考虑每
9、个触发器都有1tpd的延时，电路会出现什么问题？,异步计数脉冲的最小周期 Tmin=n tpd。（n为位数）,Q0在每个CP都翻转一次,Q1仅在Q0=1后的下一个CP到来时翻转,FF0可采用T=1的T触发器,FF1可采用T= Q0的T触发器,Q3仅在Q0=Q1=Q2=1后的下一个CP到来时翻转,FF2可采用T= Q0Q1的T触发器,Q2仅在Q0=Q1=1后的下一个CP到来时翻转,FF3可采用T= Q0Q1Q2的T触发器,4位二进制计数器状态表,0,0,0,0,0,16,1,1,1,1,1,15,0,0,1,1,1,14,0,1,0,1,1,13,0,0,0,1,1,12,0,1,1,0,1,1
10、1,0,0,1,0,1,10,0,1,0,0,1,9,0,0,0,0,1,8,0,1,1,1,0,7,0,0,1,1,0,6,0,1,0,1,0,5,0,0,0,1,0,4,0,1,1,0,0,3,0,0,1,0,0,2,0,1,0,0,0,1,0,0,0,0,0,0,Q0,Q1,Q2,Q3,进位输出,电路状态,计数顺序,2.二进制同步加计数器,4位二进制同步加计数器逻辑图,图5-12 4位同步二进制加法计数器的逻辑图,几种常用的集成电路计数器。,3.集成二进制计数器,74161的功能,RCO=ETEPQAQBQCQD,74161逻辑功能表,异步清零,同步并行预置数据,保持原有状态不变,计数,
11、QDQCQBQA0,QDQCQBQADCBA,QDQCQBQA QDQCQBQA,CP每来一个上升沿，计数器的值增1。,集成计数器74161（ 4位二进制同步加计数器）,74161的时序图,5.3.2 非二进制计数器,一、8421BCD码同步加法计数器74160,RCO =,设法跳过169=7个状态,1,1,CP,1,例 用74161构成九进制加计数器。,(1) 利用异步清零引脚,(1) 反馈清零法,二、任意进制计数器,设法跳过169=7个状态,(2) 利用同步置数引脚: 采用前九种状态,(2) 反馈置数法:,用74161构成九进制加计数器。,(2) 反馈置数法:采用后九种状态,波形图：,N
12、M的情况 ：,已有的集成计数器是M 进制，需组成的是N 进制计数器,具体实现的方法：,反馈清零法,反馈置数法,用集成计数器构成任意进制计数器小结,5.3.3 组成分频器,例5.3.1 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用74161组成分频器，将其分频为频率为1Hz的脉冲信号。,例5.3.1的逻辑电路图,5.3.4 组成序列信号发生器,例5.3.2 试用计数器74161和数据选择器设计一个01100011序列发生器。解：由于序列长度P = 8 ，故将74161构成模8计数器，并选用数据选择器74151产生所需序列。,计数器和数据选择器组成序列信号发生器,5.4 寄存器,1. 寄
13、存器,寄存器:是数字系统中用来存储代码或数据的 逻辑部件。,一个触发器能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成。,5.4.1 数码寄存器,74LS175的功能表,移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。,按移动方式分,单向移位寄存器,双向移位寄存器,左移位寄存器,移位寄存器的逻辑功能分类,右移位寄存器,5.4.2 移位寄存器,基本移位寄存器,（a）电路,串行数据输入端,串行数据输出端,并行数据输出端,D3=Qn2,D1=Q0n,D0=DSI,Q0n+1=DSI,Q1n+1 =D1 = Q0n,Q2n+1 =D2 =Qn1,Q3n+1 =D3 = Qn2,1、写出激励方程：,2、写出状态方程：,(b)工作原理,D2=Qn1,D0 D2 D1 D3,1 0 1 1,0 1 1 0,1 1 0 0,0 0 0,1CP 后,2CP 后,3CP 后,4CP 后,1011,DSI =11010000,从高位开始输入,经过4个CP脉冲作用后，从DS 端串行输入的数码就可以从Q0 Q1 Q2 Q3并行输出。 串入并出,经过7个CP脉冲作用后，从DSI 端串行输入的数码就可以从DO 端串行输出。 串入串出,典型集成电路,（a）逻辑功能示意图 （b）引脚图图5-34 集成移位寄存器74194,74194的功能表,
