《5.6GHz CMOS低噪声放大器的研究与设计（学位论文-工学）》由会员分享，可在线阅读，更多相关《5.6GHz CMOS低噪声放大器的研究与设计（学位论文-工学）（57页珍藏版）》请在金锄头文库上搜索。
1、 安徽大学硕士学位论文5.6GHz CMOS低噪声放大器的研究与设计姓名：曹冰冰申请学位级别：硕士专业：电路与系统指导教师：陈军宁；吴秀龙2010-05 摘要摘要随着无线通信技术的高速发展，市场对高性能无线通信系统的需求逐渐增加，对射频与通信集成电路设计的要求也越来越重要。因此，进行射频接收电路的研究和设计具有非常重要的现实意义。CMOS 工艺的持续进步，CMOS 射频集成电路工艺和传统的射频工艺如双极型工艺、GaAs工艺等有了可比性。相对而言，CMOS工艺的高集成度更具优势。如何用 CMOS工艺设计高性能的射频模块就成了当前研究的热点问题。同时，为了提高产品的便携性能，LNA 也必须兼顾低功
2、耗的实际要求。在 LNA设计时，必须遵守模拟电路设计的八边形法则，对这些参数折衷考虑（trade-off）和整体优化处理。低噪声放大器（low noise amplifier，简称 LNA）是射频收发机前端的主要部件，其功能主要是对从 RF 接收机天线或天线滤波器端接收到的微弱信号进行放大以及降频、滤波，得到后端 RF 相关电路正常工作所需的中频信号。因为它是整个射频接收机电路系统的第一级，因此其增益、噪声、线性度等各项指标直接影响整个电路系统的性能。论文研究了 5.6GHz CMOS低噪声放大器的设计方法。从 90nm CMOS工艺器件特性入手，研究了 CMOS器件的高频特性。并在此基础上详
3、细研究了器件的噪声模型，给出了在功耗和阻抗匹配条件下噪声性能优化的设计方法。因为高品质因子电感是设计性能良好的 LNA的基础，本文详细分析了90nm CMOS工艺下集成平面螺旋电感的结构和模型，这是设计高性能 RFIC模块的前提。本文完成了一种射频COMS共源-共栅低噪声放大器的设计电路，采用TSMC90nm lp工艺实现。仿真结果为：在5.6GHz工作频率，电压增益约为18.5dB；噪声系数为 1.78dB；增益 1dB 压缩点为-21.72dBm；输入参考三阶交调点为-11.75dBm。在1.2V直流电压下测得的功耗约为25mW。仿真结果表明，本文设计的LNA性能良好，是一个成功的设计。关
4、键词：互补金属氧化物半导体（CMOS）；低噪声放大器（LNA）；噪声系数；线性度；I AbstractAbstractWith the astonishing development of the wireless communications, the highperformance systems are greatly demanded, and the specifications for RF（radiofrequency） and communication IC become higher and higher. Therefore, it isvaluable to resea
5、rch and design RF transceiver circuitWith the continuous development of CMOS technology, CMOS RFICtechnology with high integration can be comparable with traditional RF bipolar orGaAs technology nowadays. High quality RF CMOS module design research hasbecome a hot spot currently. Meanwhile, practica
6、l requirement of low powerconsumption must be taken into account by LNA designers in order to improveportable performance of the product. Thus analog circuit octagonal rule should becomplied during LNA design. Parameters tradeoff and overall optimization shouldalso be achieved.The LNA (low noise amp
7、lifier) is one of the critical components in the RFtransmitter and receiver. Its main function is the amplification, mixing and filteringfor the weak signal from the RF receiver antenna or filter to get the intermediatefrequency signal used in the back-end circuits of RF receiver. As the first stage
8、 of thesystem, its gain, NF (noise figure) and linearity directly affect the performance of thewhole circuits.This dissertation focuses on the design of 5.6GHz CMOS LNA. Starts with theresearch of device characteristic of 90nm CMOS process, The thesis discusses somenormal devices characteristics at
9、high frequency. Basing on this we analyze thenoise models of these devices, giving the method to optimize the noise performanceunder power consumption and impedance matching conditions. For the design ofhigh quality factor inductor is important to design a good performance LNA, weanalyze the structu
10、re and model of integrated planar spiral inductor of 90nm CMOSprocess, and get the quality factor and the value of the inductor with the help of Eldotools, which of these are significant for the design of on-chip planar spiral inductors.II 5.6GHz CMOS低噪声放大器的研究与设计This dissertation reviews and analyze
11、s a low-noise amplifier (LNA) designcircuits applied to the cascade topology based on RF CMOS technology. The lownoise amplifier was implemented in TSMC 90nm low power RF CMOS technology.The simulation results show that the is 18.5 dB，the noise figure is 1.78dB，and1dB compression is -21.72dBm, an II
12、P3 of -11.75dBm,and the power dissipation isbelow 25mW from a 1.2V supply at 5.6GHzKey Words: Complementary Metal Oxide Semiconductor (CMOS); low-noiseamplifier (LNA); Noise Figure (NF); Linear.III 第一章 绪论第一章 绪论1.1课题研究背景现状以及意义科技革命的迅速蔓延和社会经济的飞速发展，高新技术对人类的生产和生活产生巨大影响。走在高新技术前列的无疑是通信和集成电路技术的日新月异，各种通信方式和通
13、信标准层出不穷。在通信技术中，人类逐渐需要摆脱有线的束缚，无线通信无疑是通信技术的发展趋势之一，具有无比广阔的市场需求。不管是在办公室、家庭还是在人流滚滚的超市，你是否意识到，无线通信就在你的身边：蜂窝式个人通信与基站、蓝牙（Bluetooth）、基于 IEEE802.11 标准无线通信、射频识别技术（RFID）、低轨道卫星移动通信和中国移动多媒体广播 CMMB（China Mobile Multimedia Broadcasting）等等。特别是近年来，第三代移动通信（3G）甚至长期演进项目 LTE（Long Term Evolution）和高速无线互联网实现数据传输等技术的迅猛发展，无线通
14、信技术得到了高速发展。射频集成电路设计是目前非常热门的高新技术领域，迫切的需求具备通信研究背景的集成电路设计人才。在射频集成电路设计的工艺方面， CMOS 工艺与其它诸如双极型工艺、BiCMOS工艺、 GaAs工艺和异质结双极晶体管工艺等相比，尽管有着噪声稍大和高频性能略差的劣势，但是此种工艺独有的低成本、低功耗和易于进行超大规模集成电路设计等优点，很快成为射频集成电路设计的主流工艺。并且随着对 CMOS工艺研究的不断深入和芯片制造技艺的逐渐提高，CMOS传统的频率和噪声特性的劣势也逐渐得到改善。同时基于模拟电路设计满足功耗、频率、电源电压、噪声、线性范围和增益等指标八边形法则（trade-o
15、ff）的“折中”考虑1，特征尺寸的不断缩小带来了芯片面积减小、集成度提高、特征频率提高、功耗降低和器件性能提高的同时，亦会带来其他诸多方面的问题，如短沟道效应、沟道电场场强增强、漏极电流噪声增大等等3。在选取 CMOS工艺时，对于射频集成电路设计，MOS管器件的高精度建模问题和高性能高品质片上电感的实现问题依然是需要不断研究的课题 2。世界主要射频集成电路设计企业对CMOS工艺的电路设计和制造进行了深入的研究，各种相关的科技论文不断涌1 5.6GHz CMOS低噪声放大器的研究与设计现，使 CMOS射频集成电路的性能不断得到改善和提高4。对于无线移动通信机，如果按照电路结构来划分，可分为如图 1.1所示的射频级和基带级两大部分。基带级处理基带信号，射频级处理射频信号。射频级基带级图 1.1接收发送器的射频级和基带级Figure 1.1 RF and baseband processing in a transceiver进一步将上图细化成典型的模拟通信的收、发射机或者数字通信的收、发射机（如图 1.2和图 1.3所示）。音频功率 低噪声放大器 放大器放大器调制器载波下变频器载波解调器声音（a）发送器 （b）接收器图 1.2 模拟射频系统电路方框图Figure 1.2 Block diagram of a gener
