《5. 标准总线通信》由会员分享，可在线阅读，更多相关《5. 标准总线通信（57页珍藏版）》请在金锄头文库上搜索。
1、第五讲,第五章 标准总线通信,1,微型计算机自诞生以来一直采用总线结构。,1970年DEC公司PDP-11小型计算机首次采用总线技术。,在微型计算机系统中常把总线作为一个独立的部件看待。,微机系统中的I/O接口本质上是I/O设备与微机系统总线的接口。,2,5.1 总线、总线标准及标准总线,总线是连接一个或多个部件的一组电缆的总称，通常包括地址总线、数据总线和控制总线。 依应用的场合总线可分为： 片内总线 片间总线 模板总线 并行外总线与串行外总线,3,片内总线 On-Chip BUS:在集成电路的内部，用来连接各功能单元的信息通路。 受芯片面积及对外引脚数的限制，片内总线大多采用单总线结构片间
2、总线各芯片之间的连线模板总线（内部总线（Internal Bus) ）也称作系统总线或板级总线；用于计算机内部模块（板）之间通信；内部总线是微机系统中最重要的总线，人们平常所说的微机总线就是指系统总线，如STD总线、PC总线、ISA总线、PCI总线等。相对于一台完整的微型计算机来说，各种板/卡只是一个子系统，是一个局部，故又把片总线称为局部总线，如PCI、AGP总线。,4,计算机总线结构示意图,外部总线（External Bus)：又称通信总线用于计算机之间或计算机与设备之间通信；外部总线本质上应该算作主机与外设的接口如：IEEE-488、RS-232C、RS-485、USB、1394等。,5
3、,根据总线的数据传输方式，总线可分为：,并行总线：每个信号都有自己的信号线优点是信号线各自独立，接口简单；缺点是电缆数多；如：IEEE-488总线为并行总线,串行总线：所有信号复用一对信号线优点是电缆线数少，便于远距离传送；缺点是接口复杂；RS-232-C、RS-485、USB等总线为串行总线。,6,总线标准与标准总线,总线标准： 定义： 所谓总线标准就是对系统总线的插座尺寸、引线数目、信号和时序所作的统一规定。 标准内容：总线的机械规程、电气规程、功能规程和过程规程； 特性： 机械特性：规定模板尺寸、插头、连接器的形状、尺寸等规格位置，如插头与插座使用的标准，它们的几何尺寸、形状、引脚的个数
4、以及排列的顺序，接头处的可靠接触等。 电气特性：规定信号的逻辑电平、最大额定负载能力、信号传递方向及电源电压等。 功能特性：规定每个引脚名称、功能、时序及适用协议，如地址总线用来指出地址；数据总线传递数据；控制总线发出控制信号等。 时间特性：指总线中的任一根线在什么时间内有效。每条总线上的各种信号，互相存在着一种有效时序的关系，因此，时间特性一般可用信号时序图来描述。,7,标准总线： 受到国际组织承认、推荐，为许多国家、行业、用户所公认的总线。,8,5.2 开放型系统,OEM产品 按照标准内总线制作的功能模块。 OEM系统 在标准总线母板插槽上插接OEM功能模板组成的智能系统成为，开放型系统。
5、,9,5.2.1 总线母板与总线插座,10,5.2.2 总线标准,总线标准对总线作了一系列关于互连、交换信息、协调工作的规定，包括： 信号线的根数及引线名称 。 机械规程：规定总线插座的机械尺寸、引脚编号、排列位置以及模板的外形尺寸 。 电气规程：规定了引线信号的静电电平及负载性能 。 逻辑功能及过程特性：引线的逻辑功能及时序关系。 模板硬件设计就是以选定的标准总线为基准，根据模板的功能要求，选择适当的芯片，经过尽可能简单的逻辑变换，把信号变换为符合标准总线的规定，经可控开关连接到总线插头上，模板硬件设计的核心就是设计总线接口。,11,5.2.3 总线仲裁,采用支持多微机的Multibus，S
6、TD，S-100标准内总线，可以构建开放型多微机系统。 开放型多微机系统中有主、从两类模板：1）主模板：含有CPU，具有总线控制权。有两种主模板： 普通主模板，它不参加总线使用权的竞争，用于开放型单微机系统； 多主模板，参加总线竞争，用于构造开放型多微机系统。,12,2）从模板：不具有总线控制权，不参加总线使用权的竞争。有两种从模板： 普通从模板：不含微处理器；智能从模板：含微处理器，负责板内控制，不参加总线竞争。 开放型多微机系统由多主模板管理总线的使用权，多主模板配置有总线仲裁机制，有两台或者两台以上多主模板要求使用总线时把总线使用权分配给某一多主模板，以避免冲突。,13,1、多主模板中的
7、总线仲裁机制,总线控制器与总线仲裁器用8218/8219，8288/8289充当，也可用可编程列阵PAL开发而成,总线仲裁器可以对总线缓冲器（总线控制器中）、数据线缓冲器、地址线缓冲器中三态门的通断进行控制,当某一多主模板在总线竞争中取得优先权时，该多主模板中的CPU占据标准内总线；其它多主模板各缓冲器三态门切断（呈高阻态），其CPU与标准内总线隔离。,14,2、总线判优方法,（1）串行判优法：,优先级最高,优先级最低,PI端为低电平时，才可以请求使用总线,取得总线控制权的多主模板PO端变为高电平，右端各多主模块的PI、PO也都变为高电平，不能请求使用总线。这样一来，菊花链中取得总线控制权的多
8、主模块右侧各多主模块都无法再请求总线。,取得总线控制权的多主模板置总线忙BUSY1，使用完总先后置BUSY0。由于使用总线期间BUSY1， 将屏蔽优先权更高的多主模板的总线请求。,串行判优法，菊花链上多主模板的数目一般不得超过4块,15,主要特点：越靠近控制器的模块，优先级越高；链形优先级存在传播延迟，这种延迟与模块数成正比，所以判优速度较慢，一般只接少量（几个）模块；链形结构，一个故障，链失效；结构较简单，造价较低。,16,74148的8个输入端中有一个为低电平，就会有一组相应编码从A0-A2端口输出。如果在输入端同时有多个输入，则A0-A2的输出编码与编号最大的输入相对应,A0-A2信号经
9、译码芯片74138解码得到唯一输出，控制各多主模板与总线的导通状态，只允许一个多主模板使用总线，从而完成仲裁,取得总线控制权的多主模板置BUSY1，屏蔽总线使用期间其他多主模板的总线请求,并行判优法比串行判优法速度快，而且可判优的多主模板数不受限制,（2）并行判优法：,17,主要特点：判优速度快，且与模块数无关；所需“请求线”和“允许线”较多，N个模块需要2N条。,18,（3）循环判优法：,采用类似于并行判优法的编码译码结构形式 ，动态分配多主模板的优先权，各多主模板的优先权不再按输入编号固定不变，而是按时间周期轮转，使每块多主模板取得最高优先权的机会均等。,优先权编码解码电路比较复杂，在标准
10、总线开放型多微机系统中使用较少。,19,5.3 Multibus总线,Multibus总线又称多总线，它是Intel公司生产iSBC系列产品使用的模板总线。 1977年公开发表，以后为IEEE协会确认并定名为IEEE796总线标准，并作为标准内总线加以推荐。被公认是至今设计最好的、考虑得最周全的微机内总线标准。 Multibus采用两级总线结构。在模板内部使用局部总线，在各模板之间通过Multibus总线互连。由于大部分数据交换是通过局部总线进行，因而Multibus总线占有率仅在10%左右，便于Multibus总线更好地支持多微处理机系统。 Multibus总线在抗串扰、电磁兼容性方面表现良
11、好，在世界范围内获得了广泛应用，它是一种很有发展前途的总线标准，在工业控制与智能仪表中有着广泛应用。,20,5.3.1 Multibus总线的信号及意义,Multibus总线标准规定模板尺寸为12英寸5.95英寸，模板上带有P1，P2两个边缘插头，可与总线插座相连：P1为主插头，有86个引脚，每个引脚都有明确定义；P2为辅助插头，有60个引脚。P2上已定义的引脚用来在电源故障时，控制自动切换电池。 P1插头的86个信号线可分为6类，即地址线、数据线、信息传送协议线、总线仲裁线、中断控制线及共用线 。,21,MultiBus-9200 CPU卡,MultiBus-AD模拟量输入卡,22,（1）地
12、址线（22根）ADR0-ADR13：传送被访问的存储单元及I/O端口的地址对8位微处理器：ADR0-ADRF对存储单元寻址，ADR0-ADR7对I/O端口进行寻址；对16位微处理器：ADR0-ADR13对存储单元寻址，ADR0-ADRB对I/O端口进行寻址 INH1和INH2：地址禁止线当INH1=0时，将禁止RAM响应地址总线上的存储单元地址，而允许ROM响应地址总线上的存储单元地址，即让ROM“压倒”RAM；当INH2=0时，将禁止ROM响应地址总线上的存储单元地址，而允许RAM响应地址总线上的存储单元地址，即让RAM“压倒”ROM。,23,（2）数据线（17根）DAT0-DATF：16根
13、数据线在8位系统中，传数据使用DAT0DAT7在16位系统中，可用DAT0DATF16条数据线传送数据，一次传送一个字；也可用DAT0DAT78条数据线传送数据，一次传送一个字节。BHEN：数据位选择线。BHEN=0，16位数据线一起使用，按字使用，一次传输16位；BHEN=1，只启动8根数据线DAT0-DAT7，按字节传送。DAT0-DAT7上是高8位还是低8位取决于ADR0。当ADR0=0，则DAT0-DAT7上高为8位，当ADR0=1，则为低8位。,24,（3）信息传送协议线 （5根） 在主模板向从模板（如存储器模板、I/O模板等）传送信息时，利用这五条线实现双方信息传送协议 MRDC：
14、存储器读命令线。MWTC：存储器写命令线。IORC：I/O读命令线。IOWC：I/O写命令线。XACK：传送应答信号线。,25,（4）中断控制线（9根）INT0-INT7：并行中断请求线，由并行中断优先权排队处理。INT0具有最高优先权，INT7而具有最低优先权。INTA：主模板对中断请求的响应线。,26,（5）总线仲裁线（6根） ：用以支持多微处理器系统BCLK：总线时钟。用于各多主模板总线仲裁器同步，与微处理器的时钟不同步。 BPRN：总线优先级输入线。为低电平时，表示当前没有更高优先级主模板请求总线。BPRO：总线优先级输出线。用于菊花链连接，当本主模板请求总线或者菊花链中本主模板左侧主
15、模板请求总线时，它均为1。BUSY：总线忙。BUSY=0时，表明总线正在使用中，禁止其它多主模板获得总线控制权。BERQ：总线请求。BERQ0时，表示该主模板请求使用总线。该线用于总线的并行判优。CBRQ：公共请求。只要有一块多主模板请求总线，它就变为有效。用此信号线通知当前正在使用总线的多主模板，若CBRQ为0，表示现在还有其它多主模板请求总线，请用完后立即释放。若CBRQ为1，表示现在没有多主模板请求总线，现在正使用总线的多主模板用完总线后不要释放，以减少无意义的总线使用权交换。,27,（6）公共线（6根） 地线：8根；电源线：14根；保留线：2根；INIT：初始启动；CCLK：固定时钟。,28,5.3.2 数据传送过程,Multibus总线采用异步方式实现总线握手，可兼容各种不同速度的设备。（1）读操作过程,29,（2）写操作过程,30,5.3.3 禁止操作过程,禁止操作的目的是允许RAM，ROM及按存储器编址的I/O端口拥有相同的存储器地址。 禁止信号由一个存储从模板产生，去禁止另一个从模板的总线动作。禁止源发出的禁止信号产生于其存储器地址线的译码。,当被禁止从模板检测到该禁止信号后，就将自己的数据线、地址线和响应线上的缓冲驱动器关闭，以确保禁止源从模板的访问,
