《【2017年整理】可编程逻辑器件概述》由会员分享，可在线阅读，更多相关《【2017年整理】可编程逻辑器件概述（52页珍藏版）》请在金锄头文库上搜索。
1、可编程逻辑器件概述,本章概要:,PLD的发展历程PLD的分类简单PLD原理复杂PLD(CPLD、FPGA)基本结构与原理,PLD的发展历程,各类PLD及相关术语的英文缩写及全称,PLD: Programmable Logic Device 可编程逻辑器件PROM：Programmable Read Only Memory 可编程只读存储器PLA： Programmable Logic Array 可编程逻辑阵列PAL： Programmable Array Logic 可编程阵列逻辑GAL： Generic Array Logic 通用阵列逻辑CPLD：Complex Programmable
2、 Logic Device 复杂可编程逻辑器件FPGA: Field Programmable Gate Array 现场可编程门阵列SOPC: System On a Programmable Chip 可编程片上系统ISP： In System Programmability 在系统可编程,本章概要:,PLD的发展历程PLD的分类简单PLD原理复杂PLD(CPLD、FPGA)基本结构与原理,PLD的分类,一、按集成度分类,PLD的分类,二、从结构上分类乘积项结构: 基本结构为“与或阵列”，大部分简单 PLD和CPLD都属于此范畴。查找表结构：由简单的查找表组成可编程门，再构成 阵列形式，大
3、多数FPGA属于此类器件。,PLD的分类,三、从编程工艺上划分熔丝（Fuse）型反熔丝（Anti-fuse）型EPROM型：EEPROM型：SRAM型：Flash型：,本章概要:,PLD的发展历程PLD的分类简单PLD原理复杂PLD(CPLD、FPGA)基本结构与原理,简单PLD原理,简单PLD的基本结构四种简单PLD电路的结构特点电路符号表示PROM、PLA、PAL、GAL阵列结构,简单PLD的基本结构,乘积项结构 任何组合逻辑函数都可以化为“与或”表达式，因此任何组合电路都可以用“与门或门”二级电路实现。任何时序电路都可由组合电路加上存储元件（如寄存器）构成。,用于实现组合逻辑函数,由缓冲
4、器组成，使输入信号具有足够的驱动能力并产生互补输入信号,提供不同的输出和反馈方式，由寄存器、三态门等组成,四种简单PLD电路的结构特点,电路符号表示,常用逻辑门符号与现有国际符号对照,电路符号表示,PLD的互补缓冲器,PLD的互补输入,PLD中与阵列表示,PLD中或阵列表示,阵列线连接表示,PROM阵列结构图,与阵列全译码，产生输入的全部最小项。输入变量的增加会引起存储容量按2的幂次增加。 适合于存储函数和数据表格，主要用作存储器。,PROM编程实例,已编程连接节点,PLA阵列结构图,PAL（GAL）阵列结构图,送到或门的乘积项数目固定,可编程输入输出结构,PAL的输出结构,固定，不能编程,0
5、,1,PAL的输出结构,带反馈的寄存器输出结构,1,GAL的输出结构,输出逻辑宏单元（OLMC），可编程,GAL22V10的OLMC,4选1 MUX用来选择输出方式和输出极性,2选1 MUX用来选择反馈信号,GAL输出组态示例,例：可编程码S1S0=00,GAL22V10输出组态示例,GAL输出组态示例,GAL22V10的四种输出组态,本章概要:,PLD的发展历程PLD的分类简单PLD原理复杂PLD(CPLD、FPGA)基本结构与原理,复杂PLD的基本结构,基本结构：位于芯片中央的可编程逻辑功能单元分布于芯片各处的可编程布线位于芯片四周的可编程IO,CPLD的基本结构,以下以Altera公司的
6、MAX7000A系列器件为例,MAX7000A器件基本结构,MAX7000A系列的基本结构包括逻辑阵列块LAB、宏单元、扩展乘积项（共享和并联）、可编程连线阵列PIA和I/O控制块等五部分。,PIA可把器件中任一信号源连接到其目的地,每个LAB由16个宏单元组成,宏单元是基本的逻辑功能单元,控制I/O引脚的输入输出方式、电压摆率等,MAX7000A器件基本结构,LAB通过PIA和全局总线连接在一起，全局总线由所有的专用输入、I/O引脚和宏单元馈给信号。,MAX7000A器件基本结构,LAB的输入信号：1）来自PIA的36个通用逻辑输入信号；2）来自专用输入引脚的全局控制信号，用于寄存器辅助功能
7、；3）从I/O引脚到寄存器的直接输入通道。,MAX7000A器件基本结构,LAB的输出：,MAX7000A的宏单元,每个宏单元由逻辑阵列、 乘积项选择矩阵和可编程寄存器等三个功能块组成。,实现组合逻辑,配置宏单元为组合或时序逻辑输出,可配置为由可编程时钟控制的D、T、JK或RS触发器,可将时钟配置为：全局时钟、由高电平有效使能的全局时钟或乘积项时钟,将乘积项分配到或门和异或门以实现组合逻辑功能，或着到寄存器的辅助输入以实现清除、预置、时钟和时钟使能等控制功能。,MAX7000A共享扩展项,以尽可能少的逻辑资源和延时扩充乘积项中“与”信号数,MAX7000A并联扩展项,以尽可能少的逻辑资源和延时
8、扩充相“或”的乘积项数,MAX7000A的PIA结构,EEPROM编程单元,0,1,MAX7000A的I/O控制块,控制I/O引脚单独地配置为输入、 输出或双向工作方式,FPGA的分类,按逻辑功能块的大小分类：细粒度：特点：逻辑功能块较小优点：资源（逻辑功能块）可以充分利用。缺点：完成复杂逻辑功能时需要很多逻辑单元，大量连线和可编程开关导致相对速度较慢。粗粒度：特点：逻辑功能块较大、功能强优点：用较少的逻辑功能块和内部连线就能完成较复杂的逻辑功能，因此易于获得较好的性能。缺点：资源（逻辑功能块）有时不能充分利用。,FPGA的分类,按互连结构分类：分段互连型：特点：内部具有多种不同长度的金属连线
9、资源，各金属连线之间通过开关矩阵或反熔丝编程连接。优点：走线灵活，便于实现快速的局部互连和多级逻辑功能。缺点：走线复杂，走线延时与布局布线的具体处理过程有关，延时无法预测。连续互连型：特点：内部金属线长度相同，通常是贯穿于整个芯片的长线来实现功能块间的互连。优点：走线与距离远近无关，走线延时是固定的、可预测的。,FPGA的分类,按编程方式分类：一次编程型：特点：采用反熔丝开关元件，Actel公司和Quicklogic公司提供此类产品。优点：体积小、集成度高、互连线特性阻抗低、寄生电容小、速度高，此外还具有加密位、防拷贝、抗辐射、抗干扰、不需外接PROM或EPROM，比较适合于定型产品及大批量应
10、用。缺点：只能编程一次。,FPGA的分类,按编程方式分类：可重复编程型：特点：采用SRAM开关元件或快闪EPROM控制的开关元件，配置数据存储在SRAM或快闪EPROM中。优点：SRAM型FPGA的突出优点是可反复编程，系统上电时，给FPGA加载不同的配置数据就可完成不同的硬件功能，甚至可在系统运行中改变配置，实现系统功能的动态重构。快闪EPROM型FPGA具有非易失性和可重复编程的双重优点，但不能动态重构，功耗也较SRAM型高。,FPGA的基本结构,以下以Xilinx公司的XC4000系列FPGA为例：,FPGA的基本结构框图,FPGA一般由三种可编程电路组成：可编程逻辑块CLB、可编程输入
11、输出模块IOB和可编程互连资源IR。,可编程互连资源IR金属连线及可编程开关矩阵,XC4000系列的CLB基本结构,CLB是实现逻辑功能的基本单元，主要由逻辑函数发生器、触发器、数据选择器等电路组成。,SRAM查找表结构逻辑函数发生器，G、 F 、H结合可实现多达九变量的组合逻辑函数,D触发器，有公共的时钟和时钟使能输入。可分别由S/R控制异步置位和复位。,2个寄存器输出，2个组合逻辑输出,数据选择器，控制信号可配置。,SRAM查找表结构原理,M个输入的逻辑函数真值表存储在一个2m 1位的SRAM中，M个输入起着SRAM的地址作用，对于M个输入的任意组合都对应一个逻辑函数的输出值，以此实现逻辑
12、函数。,查找表单元实现一位全加器示例,XC4000系列的IOB基本结构,IOB提供器件引脚和内部逻辑阵列之间的连接，主要由输入触发器、 输入缓冲器、 输出触发器和输出缓冲器组成。 每个IOB控制一个引脚，可被配置为输入、 输出或双向I/O功能。,两只MOS管的栅极均可编程， 使MOS管导通或截止， 用以改善输出波形和负载能力。,XC4000系列的可编程互连资源IR,XC4000系列的可编程互连资源IR包括：金属连线线段单长度线双长度线长线可编程开关矩阵PSM,XC4000的单长度线和双长度线结构,单长度线8条，CLB的输入输出均可接至相邻的单长度线与开关矩阵相连。,双长度线4条，可连接两个相间
13、的CLB。,XC4000的PSM结构,进入开关矩阵的信号， 可与任何方向的单、 双长度线互连,XC4000的长线连接结构,长线不经过可编程开关矩阵，信号延时小，用于高扇出以及关键信号的传输。CLB输入可由邻近的任一长线驱动， 输出可通过三态缓冲器驱动长线。,PLD厂商,九十年代以后发展很快，是最大可编程逻辑器件供应商之一。主要产品有：MAX3000/7000,FLEX10K,APEX20K，ACEX1K，Stratix，Cyclone等。开发软件为QuartusII。,FPGA的发明者，老牌FPGA公司，是最大可编程逻辑器件供应商之一。产品种类较全，主要有：XC9500，Coolrunner
14、，Spartan, Virtex等。开发软件为ISE。通常来说，在欧洲和美国用Xilinx的人多，在日本和亚太地区用ALTERA的人多。 全球CPLD/FPGA产品60%以上是由Altera和Xilinx提供的。 可以讲Altera和Xilinx共同决定了PLD技术的发展方向。,Lattice是ISP技术的发明者,ISP技术极大的促进了PLD产品的发展，与ALTERA和XILINX相比，其开发工具略逊一筹。中小规模PLD比较有特色， 1999年推出可编程模拟器件。是第三大可编程逻辑器件供应商。主要产品有ispMACH4000，EC/ECP,XO,XP以及可编程模拟器件等。,反熔丝（一次性烧写）PLD的领导者，由于反熔丝PLD抗辐射，耐高低温，功耗低，速度快，所以在军品和宇航级上有较大优势。ALTERA和XILINX则较少涉足军品和宇航级市场。,PLD厂商,CPLD/FPGA不是Cypress的主要业务，但有一定的用户群。,专业CPLD/FPGA公司，以一次性反熔丝工艺为主，有一些集成硬核的FPGA比较有特色，但总体上在中国地区销售量不大。,CPLD/FPGA不是ATMEL的主要业务，中小规模PLD做的不错。ATMEL也做了一些与Altera和Xilinx兼容的片子，但在品质上与原厂家还是有一些差距，在高可靠性产品中使用较少，多用在低端产品上。,END,
