《jsp学习资料》由会员分享，可在线阅读，更多相关《jsp学习资料（54页珍藏版）》请在金锄头文库上搜索。
1、几点思考,数据的传送是如何实现的？MOV 指令之下是什么与基本输入输出设备如何交互？INT 21H，INT 10H，INT 16H完成了哪些工作？系统如何对外界作出响应？以何种方式处理与键盘、鼠标、硬盘、网卡等外部设备的交互系统如何与微机系统之外的设备进行通信？串行、并行、USB、IEEE1394、Bluetooth等,第7章 总 线,总线是微型计算机中将各部件连接起来的信息传输通道，是各种公共信息线的集合，采用总线结构便于部件和设备的扩充。,7.2 总线概念,7.1 32位微处理器的外部引脚,7.3 总线标准,7.1 32位微处理器的外部引脚 （教材P.27),1.数据线及控制信号 数据线：
2、D63D0共64位 奇偶校验信号： DP7DP0 ,每个字节产生1个校验位 读校验错： PCHK,Pentium 处理器的外部引脚,2.地址线及控制信号,A31A3：高29位地址线,BE7#BE0#：字节允许信号（存储体选中信号）外围电路对BE7#BE0#译码以产生A2A0信号,3.系统控制信号,1.时钟输入CLK2. 可屏蔽中断请求 INTR3. 非屏蔽中断请求 NMI4. 系统复位信号 RESET系统复位后，程序运行的地址为: FFFFFFF0H实模式 CS: F000H, IP: 0FFF0H,Pentium 处理器的外部引脚,系统时钟,是微处理器内部与外部操作的同步时基信号，由时钟（C
3、LK）输入信号来提供。,CLK,时钟周期：T状态：就是指时钟周期,T,Pentium 处理器的外部引脚,M/IO：=1,表明该总线周期,CPU与存储器交换信息 =0,表明该总线周期,CPU与I/O接口交换信息 W/R： =1,表明该总线周期,CPU进行写操作 =0,表明该总线周期,CPU进行读操作 D/C ：=1,表明该总线周期,传输的是数据 =0,表明该总线周期,传输的是指令代码这三个信号的组合，决定当前总线周期所完成的操作,4.总线周期定义信号(输出)“周期”是一段时间CPU通过总线与存储器、I/O交换一个数据所需要的时间称为总线周期,Pentium 处理器的外部引脚,8086总线周期,P
4、entium 处理器的外部引脚,总线周期定义的操作,M/IO D/C W/R 操作 0 0 0 中断 0 0 1 中止/专用周期 0 1 0 I/O读 0 1 1 I/O写 1 0 0 微代码读 1 0 1 保留 1 1 0 存储器读 1 1 1 存储器写,Pentium 处理器的外部引脚,5.总线控制信号(ADS,RDY)与32位微处理器典型时序(教材 P.36)ADS：地址选通信号(输出) 该信号由1 0，表明地址线和总线定义信号(M/IO,W/R,D/C)均为有效可用。,LOCK：总线锁定信号LOCK=0，通知外围电路，不允许外部信号打断当前的总线周期。当一条指令有.LOCK前缀时，该引
5、脚输出为0。,Pentium 处理器的外部引脚,RDY：准备就绪信号(输入) 该信号由外电路产生 X86RDY=0，表明外部电路(存储器、I/O接口)已经做好数据W/R的准备，能在规定时间内完成数据的读写。RDY=1，表明存储器或I/O不能在规定时间内完成数据的读/写，请CPU延长总线周期。,以下为X86的基本总线周期时序图（以pentium为例),Pentium 处理器的外部引脚,CLK,ADS,BE0BE3,A2A31,M/IO、D/C,W/R,RDY,D0D31,有等待状态总线周期,T1,T2,TW,T1,T2,TW,T1,6.总线仲裁信号(1)HOLD：总线保持请求（输入）(2)HLD
6、A：总线保持响应（输出）,Pentium 处理器的外部引脚,7.2 总线概念,片内总线这种总线是芯片的内总线，如微处理器内用来连接ALU、 CU和寄存器组等逻辑功能单元。这种总线没有具体标准， 由芯片生产厂家自己确定。(芯片级总线),1.总线的分类,片间总线微处理器、存储器芯片、I/O接口芯片等之间的连接总线。片 间总线通常包括数据总线、地址总线和控制总线。,系统总线 系统总线是微型计算机系统内连接各插件板的总线。 系统总线有不同的总线标准，如 S-100总线(IEEE-696标), STD总线,IBM-PC总线，ISA总线、PCI总线标准等，采用 不同总线标准的功能板无法连接在一起。（内总线
7、）,局部总线与所连接的CPU和外部设备相比，系统总线发展滞后、速度缓慢、带宽较窄，成为数据传输瓶颈。为了打破这一瓶颈，将一些高速外设从系统总线上卸下，通过控制和驱动电路直接挂到CPU局部总线上，使高速外设能按CPU速度运行。这种直接连接CPU和高速外围设备的传输通道就是局部总线。局部总线一端与CPU连接，另一端与高速外设和系统总线连接，好象在系统总线和CPU总线之间又插入一级。,外总线 用于微型计算机系统之间或者微型计算机与外部设备之间的 通信。外总线技术已经很成熟，各种应用要求皆有标准可遵 循。如并行总线IEEE-488标准，串行总线RS-232标准等。 IEEE1394，USE（通用串行总
8、线）。,PC系列微机系统采用开放式的多总线结构,CPU与连接到系统板上的外设打交道须经过芯片级总线、局部总线、（系统总线）和外部总线这样三到四级总线。,2.总线的性能指标,总线宽度 一次可以传输的数据位数。越宽在一定时间 中传输的信息量越大，但不会超过CPU的数据 宽度。,总线频率 总线工作时每秒钟内能传输数据的次数。越 高传输的速度越快。,传输率 每秒能够传输的字节数。MB/s,传输率、宽度和频率之间的关系： 传输率 = 宽度/8 * 频率,如：PCI总线的宽度为32位，总线频率为33MHz，则PCI的数据传输率为： 传输率 = 32/8 * 33 = 132MB/s,7.3 总线标准,总线
9、插槽是主板和 I/O 接口之间的连接器, 为了连接众 多类型的接口电路, 主一般都配有几种类型标准的总线。,PC系列机主板上的总线标准有： XT总线、AT（ISA）总线、EISA总线、VESA总线和PCI总线 。,(1)ISA(AT)总线标准 （P.171),ISA总线是16位总线, 始于286机型。 之 后在386 奔腾 机上都有ISA总线。 （实际上由8位发展到16位，甚至32位（EISA，后 来消失替代于VESA、PCI），当今的主板上都留 有插槽） ISA总线由62芯+36芯两个插槽组成,Industry standard architecture 工业标准结构,1.总线标准,主要特性
10、： 数据传输率最高为8MB/S 24根地址线，可寻址16MB存储空间 64KB个可寻址的I/O端口（16根地址线） 一次可进行16位或8位数据存取 15级中断控制 7个DMA通道 可产生I/O等待状态 支持多个主控器（XT总线中只有CPU是唯一的主 控设备，而ISA总线可使CPU释放总线由其它主控、 器（如DMAC、DRAM刷新控制器等）占用总线）,GND,RESET DRV,B1,B2,B3,B4,B5,B6,B7,B8,B9,B10,B11,B12,B13,B14,B15,B16,B17,B18,B19,B20,B21,B22,B23,B24,B25,B26,B27,B28,B29,B30
11、,B31,A1,A2,A3,A4,A5,A6,A7,A8,A9,A10,A11,A12,A13,A14,A15,A16,A17,A18,A20,A19,A22,A21,A23,A24,A25,A26,A27,A28,A29,A30,A31,D1,D2,D3,D4,D5,D6,D7,D8,D9,D10,D11,D12,D13,D14,D15,D16,D17,D18,C1,C2,C3,C4,C5,C6,C7,C8,C9,C10,C11,C12,C13,C14,C15,C16,C17,C18,+5V,IRQ9,-5V,DRQ2,-12V,0WS,+12V,GND,SMEMW,AT总线插槽引脚分配,S
12、MEMR,IOW,IOR,DACK3,DRQ3,DRQ1,DACK1,REFRESH,CLK,IRQ7,IRQ5,IRQ6,IRQ4,IRQ3,DACK2,T/C,BALE,+5V,OSC,I/O CH CK,GND,SD7,SD6,SD5,SD4,SD3,SD2,SD1,SD0,I/O CH RDY,AEN,SA19,SA18,SA17,SA16,SA15,SA14,SA13,SA12,SA11,SA10,SA9,SA8,SA7,SA6,SA5,SA4,SA3,SA2,SA1,SA0,MEM CS16,I/O CS16,IRQ10,IRQ11,IRQ12,IRQ15,IRQ14,DRQ0,M
13、ASTER,DRQ5,DRQ6,DRQ7,+5V,GND,SBHE,LA23,LA22,LA21,LA20,LA19,LA18,LA17,SD8,SD9,SD10,SD11,SD12,SD13,SD14,SD15,(1). 数据线:SD15 SD8 , SD7 SD0,(2). 地址线:SA19 SA0,(3). 控制线: AEN: 地址允许信号。 AEN=0, 表明CPU控制系统 3总线。 AEN=1, 表明DMAC控制系统3总线。 应用: 用AEN=0参与端口地址译码。, IOW: I/O 写命令。 IOW=0, 把数据线上信息 选中的端口寄存器。 应用: 用IOW=0对端口进行写操作。,
