《数字电路09ch7时序模块》由会员分享，可在线阅读，更多相关《数字电路09ch7时序模块（86页珍藏版）》请在金锄头文库上搜索。
1、第七章 常用时序模块及其应用,第一节 计数器,第二节 寄存器,第三节 序列码发生器,小结,第一节 计数器,按进位方式，分为同步和异步计数器。,按进位制，分为模二、模十和任意模计数器。,按逻辑功能，分为加法、减法和可逆计数器。,按集成度，分为小规模与中规模集成计数器。,用来计算输入脉冲数目见P350(老版P347）,一、计数器的分类,二、对计数器电路的基本要求,（1）能够对输入的时钟信号进行计数，并能以并行方式输出计数结果。（2）必须保证能对记录下每一个时钟脉冲。（3）可以同步或异步方式计数。（4）能够对计数器进行同步或异步复位（把计数器设置为0）。（5）能够以并行方式对计数器进行数据输入，也叫
2、做预设或初始化。（6）可提供计数器内数据的并行读出，并根据要求提供三态输出控制（三态输入输出是指数据输入输出端是否具有三态功能，这对形成总线十分必要）。（7）一般计数器记录二进制数据的长度为8位、16位和32位。（8）计数器的工作时钟应当是边沿有效，以保证数据正确。,三、中规模计数器,（三）中规模异步计数器,（二）四位二进制可逆计数器,（一）四位二进制同步计数器,（一）四位二进制同步计数器,1. 四位二进制同步计数器CT74161,2. CT74161功能扩展,1. 四位二进制同步计数器CT74161,四个主从J-K触发器构成,(1) 逻辑符号,D A:高位低位,CP: 时钟输入，上升沿有效。
3、,R: 异步清零，低电平有效。,LD: 同步预置，低电平有效。,QD QA:高位低位,P、T：使能端，多片级联。,讲义P349,QCC：进位输出端。,输 入 输 出CPRLDP(S1)T(S2) A B C D QA QB QC QD0 0 0 0 0 10 A B C D A B C D110 保持11 0 保持111 1 计数,CT74161功能表,1)异步清除：当R=0，输出“0000”状态，与CP无关。,2)同步预置：当R=1，LD=0，在CP上升沿时，输出 端反映输入数据的状态。,3)保持：当R=LD=1时，各触发器均处于保持状态。,4)计数：当LD = R = P= T = 1时，
4、按二进制自然码 计数。 若初态为0000,15个CP后，输出为 “1111”，进位QCC = TQAQBQCQD =1。第16个 CP作用后，输出恢复到0000状态，QCC = 0。,(2) 功能,1. 四位二进制同步计数器CT74161,74LS161波形图,2. 四位二进制同步计数器CT74163,CT74163功能表,CT74161功能表,CT74163采用同步清零方式：当R=0时，且当CP的上升沿来到时,输出QDQCQBQA 才全被清零。,(1)外引线排列和CT74161相同。,(2)置数，计数，保持等功能与CT74161相同。,(3)清零功能与CT74161不同。,2. 四位二进制同
5、步计数器CT74163,特点：,连接成任意模M 的计数器,(1) 同步预置法,(2) 反馈清零法,(3) 多次预置法,3. 74161应用电路（P359、P441）,态序表 计数 输 出N QD QC QB QA0 0 1 1 01 0 1 1 12 1 0 0 03 1 0 0 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09 1 1 1 1,例1:设计一个M=10的计数器。,解:方法一 采用后十种状态,0110,0,(1) 同步预置法,(1) 同步预置法,例1:设计一个M=10的计数器。,0000,0001,0010,0011,0100,010
6、1,0110,1111,0111,1000,1110,1001,1010,1011,1100,1101,解: 画出全状态转换图,态序表 计数 输 出N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1,例2:设计一个M=10的计数器。,方法二:采用前十种状态,0000,1001,0,(1) 同步预置法,仿真74161计数器.msm,(1) 同步预置法,例2:设计一个M=10的计数器。,方法二:采用前十种状态,全状态转换图：,例3: 同步预置法
7、设计 M=24 计数器。,0001,1000,0,1000,0000,（24）10=（11000）2,初态为：0000 0001,终态：00011000,连接成任意模M 的计数器,(1) 同步预置法,(2) 反馈清零法,(3) 多次预置法,3. 74161应用电路,0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0,采用CT74161,0,0000,（2）反馈清零法,态序表 N QD QC QB QA,M1
8、2仿真,态序表 N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1,采用CT74161,例2: 设计一模9计数器。,0,0000,（2）反馈清零法,例3: 设计一M=12 计数器。,态序表 N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1
9、 1 0 0,采用CT74161,0,0000,仿 真,（2）反馈清零法,提问：采用74163如何实现,连接成任意模M 的计数器,（1）同步预置法,（2）反馈清零法,（3）多次预置法,3. CT74161应用电路,M=10 计数器,态序表 N QD QC QB QA0 0 0 0 0,例: 分析电路功能。,2 0 1 0 13 0 1 1 04 0 1 1 15 1 0 0 0,7 1 1 0 18 1 1 1 09 1 1 1 1,1 0 1 0 0,6 1 1 0 0,作业题P385(老版P386) 5-4、5-5、P456 (老版P460) 习题6-2 、,二、中规模计数器,（三）中规模
10、异步计数器,（二）四位二进制可逆计数器,（一）四位二进制同步计数器,D A:高位低位CPU 、CPD :双时钟输入R: 异步清除,高电平有效。LD: 异步预置,低电平有效。QD QA:高位低位,1. 逻辑符号,加到最大值时产生进位信号QCC=0,减到最小值时产生借位信号QCB=0,（二）四位二进制可逆计数器CT74193,讲义P350 MSI器件中的74190、74191、74192和74193均是同步可逆计数器。其中，74190和74192是同步十进制可逆计数器，74191和74193是同步二进制可逆计数器。,（二）四位二进制可逆计数器CT74193,CT74193功能表, 连接成任意模M 的计数器,(1) 接成M16的计数器,2. CT74193功能扩展,(二）四位二进制可逆计数器CT74193,0 0 1 1 01 0 1 1 12 1 0 0 03 1 0 0 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09 1 1 1 1,
