《计算机新技术——多核技术》由会员分享，可在线阅读，更多相关《计算机新技术——多核技术（5页珍藏版）》请在金锄头文库上搜索。
1、1计算机新技术我对多核技术的认识相关技术名词解释： .1多核技术定义： .1多核处理器定义： .1双核技术定义： .1多核技术的特点分析： .2多核技术的优势： .2潜在的两个问题 .2九大关键技术的挑战 .2未来的发展 .5在计算机新技术课程上了解到了多核技术，是我对多核技术有了更大的兴趣，所以选择多核技术来写一篇自己的认识。相关技术名词解释：多核技术定义：多核技术就是把多个处理器集成在一个芯片内，是对称多处理系统的延伸，设计的主要思想是通过简化超标量结构设计，将多个相对简单的超标量处理器核集成到一个芯片上，从而避免线延的影响，并充分开发线程级并行性，提高吞吐量。多核处理器定义：多核处理器，
2、指的是在一个芯片内含有多个处理核心而构成的处理器。所谓“核心” ，通常指包含指令部件、算术/逻辑部件、寄存器堆和一级或者二级缓存的处理单元。在芯片上，多个核心通过某种方式互联起来，使它们能够交换数据，从而可以对外表现为一个统一的多核处理器。多核处理器能通过划分任务，分配给多个内核并行执行线程，可以在相同的时间内完成更多的任务，从而大大提高了处理速度。双核技术定义：所谓“双核技术”, 就是在处理器上拥有两个一样功能的处理器核心, 即将两个物理处理器核心整合到一个内核中。两个处理核心在共享芯片组存储界面的同时, 可以完全独立地完成各自地工作, 从而能在平衡功耗的基础上极大地提高 CPU 性能。2多
3、核技术的特点分析：多核技术的优势：目前的研究认为，多核处理器相比相同工艺、相同面积的单核处理器具有如下优势：1、逻辑简单：相对超标量微处理器结构和超长指令字结构而言，单芯片多处理器结构的控制逻辑复杂性要明显低很多。相应的单芯片多处理器的硬件实现必然要简单得多。2、高主频：芯片多处理器结构的控制逻辑相对简单，包含极少的全局信号，因此线延迟对其影响比较小，因此，在同等工艺条件下，单芯片多处理器的硬件实现 要获得比超标量微处理器和超长指令字微处理器更高的工作频率。3、低通信延迟：由于多个处理器集成在一块芯片上，且采用共享 Cache 或者内存的方式，多线程的通信延迟会明显降低，这样也对存储系统提出了
4、更高的要求。4、低功耗：调节电压/频率、负载优化分布等，可有效降低 CMP 功耗。5、设计和验证周期短：微处理器厂商一般采用现有的成熟单核处理器作为处理器核心，从而可缩短设计和验证周期，节省研发成本。潜在的两个问题虽然在总体性能和能源效率方面上多核具有明显优势，但是从目前多核的技术和人们对于其应用能力上看，还有两方面的潜在问题：（1）为了达到总体性能和能源的有效性，在同一工艺条件下，每个核心在芯片上所占的面积实际上较小，意味着每个核心比相应的单核处理器要简单，从而计算能力相对较弱。对于那些本质上必须串行执行的程序来讲，由于很难利用到多个核心，它们在多核情况下可能会运行得更慢。一般来讲，不能简单
5、地期望 N 核处理器能够达到 N 倍的性能。（2）当核心数目增多时，虽然理论上可以通过并行处理得到性能提升，但是目前人们并没有完全清楚如何将各种类型的应用有效分布到各个并行处理单元上协同工作。另外，从体系结构角度来讲，多个核心如何能有效地互联通信，如何有效地共享缓存资源，以及如何能够在有限的片外管脚数目上达到多个核心总体需求的 I/O 带宽等问题都还具有很大的挑战性。九大关键技术的挑战虽然多核能利用集成度提高带来了以上诸多好处，让芯片的性能成倍地增加，但很明显的是原来系统级的一些问题便引入到了处理器内部，多核处理器面临着九大关键技术的挑战。1、 核结构研究：同构还是异构CMP 的构成分成同构和
6、异构两类，同构是指内部核的结构是相同的，而异构是指内部的核结构是不同的。为此，面对不同的应用研究核结构的实现3对未来微处理器的性能至关重要。核本身的结构，关系到整个芯片的面积、功耗和性能。怎样继承和发展传统处理器的成果， 直接影响多核的性能和实现周期。同时，根据 Amdahl 定理，程序的加速比决定于串行部分的性能，所以，从理论上来看似乎异构微处理器的结构具有更好的性能。核所用的指令系统对系统的实现也是很重要的，采用多核之间采用相同的指令系统还是不同的指令系统，能否运行操作系统等，也将是研究的内容之一。2、程序执行模型处理器设计的首要问题是选择程序执行模型。程序执行模型的适用性决定多核处理器能
7、否以最低的代价提供最高的性能。程序执行模型是编译器设计人员与系统实现人员之间的接口。编译器设计人员决定如何将一种高级语言程序按一种程序执行模型转换成一种目标机器语言程序；系统实现人员则决定该程序执行模型在具体目标机器上的有效实现。当目标机器是多核体系结构时，产生的问题是: 多核体系结构如何支持重要的程序执行模型？是否有其他的程序执行模型更适于多核的体系结构？这些程序执行模型能多大程度上满足应用的需要并为用户所接受？3、Cache 设计：多级 Cache 设计与一致性问题处理器和主存间的速度差距对 CMP 来说是个突出的矛盾，因此必须使用多级 Cache 来 缓解。目前有共享一级 Cache 的
8、 CMP、共享二级 Cache 的 CMP以及共享主存的 CMP。通常，CMP 采用共享二级 Cache 的 CMP 结构，即每个处理器核心拥有私有的一级 Cache，且所有处理器核心共享二级 Cache。Cache 自身的体系结构设计也直接关系到系统整体性能。但是在 CMP 结构中，共享 Cache或独有 Cache 孰优孰劣、需不需要在一块芯片上建立多级 Cache，以及建立几级 Cache 等等，由于对整个芯 片的尺寸、功耗、布局、性能以及运行效率等都有很大的影响，因而这些都是需要认真研究和探讨的问题。另一方面，多级Cache 又引 发一致性问题。采用何种 Cache 一致性模型和机制都
9、将对 CMP 整体性能产生重要影响。在传统多处理器系统结构中广泛采用的 Cache 一致性模型有: 顺序一致性模型、弱一致性模型、释放一致性模型等。与之相关的 Cache一致性机制主要有总线的侦听协议和基于目录的目录协议。目前的 CMP 系统大多采用基于总线的侦听协议。4、核间通信技术CMP 处理器的各 CPU 核心执行的程序之间有时需要进行数据共享与同步，因此其硬 件结构必须支持核间通信。高效的通信机制是 CMP 处理器高性能的重要保障，目前比较主流的片上高效通信机制有两种，一种是基于总线共享的 Cache 结构，一种是基于片上的互连结构。总线共享 Cache 结构是指每个CPU 内核拥有共
10、享的二级或三级 Cache，用于保存比较常用的数据，并通过连接核心的总线进行通信。这种系统的优点是结构简单，通信速度高，缺点是基于总线的结构可扩展性较差。基于片上互连的结构是 指每个 CPU 核心具有独立的处理单元和 Cache，各个 CPU 核心通过交叉开关或片上网络等方式连接在一起。各个 CPU 核心间通过消息通信。这种结构的优点是可扩展性好，数据带宽有保证; 缺点是硬件结构复杂，且软件改动较大。也许这两者的竞争结果不是互相取代而是互相合作，例如在全局范围采用片上网络而局部采用总线方式，来达到性能与复杂性的平衡。5、总线设计4传统微处理器中，Cache 不命中或访存事件都会对 CPU 的执
11、行效率产生负面影响，而总线接口单元（BIU）的工作效率会决定此影响的程度。 当多个 CPU 核心同时要求访问内存或多个 CPU 核心内私有 Cache 同时出现 Cache 不命中事件时，BIU 对这多个访问请求的仲裁机制以及对外存储访问的转换机制的效率决定了 CMP 系统的整体性能。因此寻找高效的多端口总线接口单元（BIU）结构，将多核心对主存的单字访问转为更为高效的猝发 （burst）访问；同时寻找对 CMP 处理器整体效率最佳的一次 Burst 访问字的数量模型以及高效多端口 BIU 访问的仲裁机制将是 CMP 处理 器研究的重要内容。6 、操作系统设计: 任务调度、中断处理、同步互斥对
12、于多核 CPU，优化操作系统任务调度算法是保证效率的关键。一般任务调度算法有全局队列调度和局部队列调度。前者是指操作系统维护一个全局的任务等待队列，当系统中有一个 CPU 核心空闲时，操作系 统就从全局任务等待队列中选取就绪任务开始在此核心上执行。这种方法的优点是 CPU 核心利用率较高。后者是指操作系统为每个 CPU 内核维护一个局部的任务等待队列，当系统中有一个 CPU 内核空闲时，便从该核心的任务等待队列中选取恰当的任务执行，这种方法的优点是任务基本上无需在多个 CPU 核心间切换，有利于提高 CPU 核心局部 Cache 命中率。目前多数多核 CPU 操作系统采用的是基于全局队列的任务
13、调度算法。多核的中断处理和单核有很大不同。多核的各处理器之间需要通过中断方式进行通信，所以多个处理器之间的本地中断控制器和负责仲裁各核之间中断分配的全局中断 控制器也需要封装在芯片内部。另外,多核CPU 是一个多任务系统。由于不同任务会竞争共享资源，因此需要系统提供同步与互斥机制。 而传统的用于单核的解决机制并不能满足多核，需要利用硬件提供的“读修改写”的原子操作或其他同步互斥机制来保证。7、低功耗设计半导体工艺的迅速发展使微处理器的集成度越来越高，同时处理器表面温度也变得越来越高并呈指数级增长，每三年处理器的功耗密度就能翻一番。目前，低功耗和热优化设计已经成为微处理器研究中的核心问题。CMP 的多核心结构决定了其相关的功耗研究是一个至关重要的课题。低功耗设计是一个多层次问题，需要同时在操作系统级、算法级、结构级、电路级等多个层次上进行研究。每个层次的低功耗设计
