《51单片机P0口的结构及功能》由会员分享，可在线阅读，更多相关《51单片机P0口的结构及功能（2页珍藏版）》请在金锄头文库上搜索。
1、51 单片机 P0 口的结构及功能下图画出了 P0 口的某位 P0.n 的结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动器及控制电路组成；由于 P0 口既可以作为通用 I/O 口使用，又可以作为地址/数据总线使用，所以在 P0 口的 电路中有一个多路转换开关 MUX。在内部控制信号的作用下，多路开关 MUX 可以分别接通锁存器输出和地址/数据总线。DCLQQ两 两两 两两 两两 两两 两两 两两 两两两 两/两 两两 两两 两两 P0.nMUXT2T1VCCP0.n两 两两 两两 两 两两 两两 两 两两 两两 两两 两两 两两 两 两当 P0 口作为 I/O 口使用时，CPU 内部
2、发控制电平 0 封锁与门，将输出上拉场效应管 T1 截止，同时使多路开关 MUX 把锁存器的 Q 非端与输出场效应管 T2 的栅极接通。当 P0 口作为输出口使用时，显然内部总线与 P0 口同相位。 （内部总线为 1 时候，Q 非端为 0，T2 截止，则引脚电平为 1,；当内部总线为 0 时候，Q 非端为 1，T2 导通，则引脚电平为 0 ）写脉冲加在 D 触发器的 CL 上，内部总线就会向端口引脚输出数据。由于输出驱动级是漏极开路电路，故需要加上拉电阻。当 P0 口作为输入口使用时候，具有读引脚和读端口两种情况，因而端口中设有两个三态输入缓冲器用于读操作。下面一个缓冲器用于读端口引脚处数据，
3、当执行一条由端口输入的指令时候，读脉冲把该三态门打开，这样端口引脚处数据经过缓冲器进去内部总线。这类操作由直接传送类指令实现。在端口有输出口转变为输入口的时候，必须先向对应的锁存器写 1，使 FET 管子截止，这样做是为了防止 T2 导通后把该引脚嵌位到低电平。P1-P3 口在执行读操作时候也要先向相应的端口锁存器写 1.读端口是通过上面的缓冲器读锁存器 Q 端的状态。这样设计的目的是为了适应对端口的“读-写-改”指令的需要。这个操作是 CPU 自动进行的，用户不必关心。其他三个端口也有相应的硬件电路设计。在扩展系统中，P0 口作为低八位地址线，数据线使用，可分为两种情况。一种是以 P0 口引脚输出地址/ 数据信息。这时候 CPU 内部发控制电平 1，打开与门，同时使多路开关 MUX 把 CPU 内部地址数据线与 T2 栅极反相接通。从图上可以看出上下两个 FET 处于反相。构成了推拉式的输出电路，驱动能力大大增加。P0 口的输出级可以驱动 8 个 LSTTL 负载。另外一种情况是有 P0 口驶入数据，这时候输入信号是从引脚通过输入缓冲器进入内部总线的。
