路抢答器电子设计

《路抢答器电子设计》由会员分享，可在线阅读，更多相关《路抢答器电子设计（12页珍藏版）》请在金锄头文库上搜索。

1、八路定时抢答器的设计方案1. 设计题目 八路数字抢答器的设计 2. 设计目的结合课程中所学的理论知识，独立设计方案，达到学有所用的目的。学会查阅相关手册与资料，通过查阅手册和文献资料，进一步熟悉常用电子器件类型和特性，并掌握合理选用的原则，培养独立分析与解决问题的能力。培养创新能力和创新思维。掌握数字电路的一般的设计方法，提高电子电路实验技能及仪器使用能力。安装和调试的学会撰写课程设计总结报告。抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，利用数字电路设计一套带有数码显示、定时抢答功能的八路抢答器。3. 设计要求3.1 设计指标：抢答器可供 8 名选手或 8 个代表队比赛，分别

2、用 8 个按钮 S0 S7 表示。3.1.2 设置一个系统清除和抢答控制开关 S，该开关由主持人控制。3.1.3 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在 LED 数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。3.1.4 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如 30 秒） 。当主持人启动开始键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间 0.5秒左右。3.1.5 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人

3、将系统清除为止。3.1.6 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示 00。3.2 设计要求：3.2.1 画出电路原理图。3.2.2 进行电路的仿真与调试。4. 设计方案 多路智力竞赛抢答器的组成框该设计抢答器的电路主要是由抢答开关电路、触发电路、触发锁存电路、编码器、七段显示译码器几部分构成。 工作原理为： 接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢

4、答。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。 5. 具体设计及原理图 5.1 抢答器电路的设计 该部分电路要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。选用优先编码器74LS148 和 RS 锁存器 74LS279 可以完成上述功能，所组成的电路图如下所示。这个电路的工作原理过程：当主持人控制开关 S 置于清零端时，RS 触发器的 R 非端均为，个触发器输出（Q4Q1）

5、全部置，使 74LS48 的 BI 的非 ，显示器灯灭；74LS148的选通输入端 ST 的非=0，使之处于工作状态，此时锁存电路不工作。当主持人把开关 S置于开始时，优先编码器和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端的信号输入，当有选手将键按下时（如按下 S5） ，74LS148 的输出 Y2Y1Y0 的非=010，YEX 的非=0，经 RS 锁存后，CTR=1，BI 的非=1，74LS279 处于工作状态，Q4Q3Q2 =101,74LS48 处于工作状态，经 74LS148 译码后，显示器显示为。此外，CTR=1，使74LS148 的 ST 的非为高电平，74LS

6、148 处于禁止工作状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的 YEX 的非为高电平， 但由于 CTR 维持高电平不变，所以74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性以及抢答电路的准确性。如有再次抢答需由主持人将开关重新置“清除” ，电路复位。抢答器电路然后再进行下一轮抢答。5.2 定时电路的设计 由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器 74LS192 进行设计，具体电路如下图所示。定时电路5.3 报警电路的设

7、计 这部分电路我们是用由 555 定时器和三极管构成。报警电路如下图所示。其中 555构成多谐振荡器，振荡频率 fo143（R12R2）C ，其输出信号经三极管推动扬声器。PR 为控制信号，当 PR 为高电平时，多谐振荡器工作；而当 PR 为低电平时，电路停振。报警电路5.4 时序控制电路的设计 时序控制电路是八路抢答器设计的关键，因为它要完成以下三项功能： 主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。时序控制电路当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。根

8、据上面的功能要求以及抢答器电路，我们设计的时序控制电路如上图所示。图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端ST的非。电路图的工作原理是：主持人控制开关从清除位置拨到开始位置时，来自于抢答电路中的74LS279的输出CTR=0，经G3反相, A1，则从555输出端来的时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，来自于定时电路的74LS192的错位输入端BO2的非=1，门G2的输出ST的非=0，使 74LS148处于正常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答键时，CTR=

9、1，经G3反相， A=0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出ST的非=1，74LS148处于禁止工作状态，从而实现功能的要求。当定时时间到时，来自74LS192的BO2的非=0，ST的非=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能的要求。同理，可分析设计将集成单稳触发器74LS121用于控制报警电路及发声的时间。 关于参数：发声延迟0.5秒，fo143（R12R2）C，权衡考虑到元器件的成本和74LS121的相关性质（下文有说明），最终选择的电阻值为R1=15K，R2=68K，C

10、=10u。整机电路的设计通过上面各单元电路的设计，可以画出设计的八路抢答器的整机电路。如附页所示。 6. 主要元器件介绍（分析、设计中选件的理论基础）6.1 74LS48 74LS48 是输出高电平有效的中规模集成 BCD 七段显示译码器，它的功能简图和管脚引线 图如图所示。其真值表见表 5-2 所示。输 入 输 出十进制数或功能表LT非IBR非A3 A2 A1 A0IBR非YBR非a b c d e f g0 1 1 0 0 0 0 1 1 1 1 1 1 1 01 1 0 0 0 1 1 0 1 1 0 0 0 02 1 0 0 1 0 1 1 1 0 1 1 0 13 1 0 0 1 1

11、 1 1 1 1 1 0 0 14 1 0 1 0 0 1 0 1 1 0 0 1 15 1 0 1 0 1 1 1 0 1 1 0 1 16 1 0 1 1 0 1 0 0 1 1 1 1 17 1 0 1 1 1 1 1 1 1 0 0 0 08 1 1 0 0 0 1 1 1 1 1 1 1 19 1 1 0 0 1 1 1 1 1 0 0 1 110 1 1 0 1 0 1 0 0 0 1 1 0 111 1 1 0 1 1 1 0 0 1 1 0 0 112 1 1 1 0 0 1 0 1 0 0 0 1 113 1 1 1 0 1 1 1 0 0 1 0 1 114 1 1 1 1

12、 0 1 0 0 0 1 1 1 115 1 1 1 1 1 1 0 0 0 0 0 0 0灭灯 0 0 0 0 0 0 0 0置零1 0 0 0 0 0 0 0 0 0 0 0 0 0表 5-2 74LS48BCD 七段译码驱动器真值表6.2 74LS192 74LS192具有下述功能：异步清零：CR=1，Q 3Q2Q1Q0=0000 异步置数：CR=0， LD=0，Q 3Q2Q1Q0=D3D2D1D0保持： CR=0， LD=1，CP U=CPD=1,Q3Q2Q1Q0保持原态 加计数：CR=0, LD=1，CP U=CP，CP D=1，Q 3Q2Q1Q0按加法规律计数 减计数：CR=0,

13、LD=1，CP U=1，CP D= CP，Q 3Q2Q1Q0按减法规律计数 （异步级联异步级联方式的特点是：用前级计数器的输出作为后级计数器的时钟信号。 ）如图所示，用两片 74LS192 构成 M=100 的计数器。74LS192是双时钟方式的十进制可逆计数器。 CPU为加计数时钟输入端，CP D为减计数时钟输入端。 LD为预置输入控制端，异步预置。 CR为复位输入端，高电平有效，异步清除。 CO为进位输出：1001状态后负脉冲输出 BO 为借位输出：0000 状态后负脉冲输出。6.3 74LS148 74LS148是8：3线优先编码器。它允许多个输入信号同时有效，但只对一个优先级最高的输入

14、信号进行编码。74LS148 的功能真值表6.4 74LS279R=1,S=0时，Q n+1=1,触发器置1状态 R=0,S=1时，Q n+1=0,触发器置0状态 R=1,S=1时，Q n+1=Qn,触发器保持原来状态 R=0,S=0 时，触发器状态不稳（不允许这种输入存在）以TTL集成触发器74LS279为例，其逻辑符号如图(a)所示，每片74LS279包含四个独立的与非门组成的基本RS触发器。其中第一个和第三个触发器个有两个Rd输入端（S1和S5）,在任一输入端加上低电平均能将触发器置1；每个触发器只有一个Rd输入端（R）。图（b）为第一个触发器的逻辑电路。 74LS279集成电路 (a)

15、逻辑符号； (b)逻辑电路6.5 74LS121TTL集成器件74LS121是一种不可重复触发器集成单稳态触发器关于定时：单稳态电路的定时取决于定时电阻和定时电容的数值。74LS121的定时电容连接在芯片的10、11引脚之间。若输出脉宽较宽而采用电解电容时，电容C的正极连接在C输出端（10脚），对于定时电阻使用者可有两种选择：采用内部定时电阻（2K）,此时将9号引脚（Rint）接置电源VCC(14脚)。采用外接定时电阻（阻值在1.440 K之间），此时9脚悬空，电阻接在11、14脚之间。74121的输出脉冲宽度t0.7RC。 通常R的数值取在230k之间，C的数值取在10pF10F之间，得到的取值范围可达到20ns200ms。该试中的R可以是外接电阻R，也可以是芯片内部电阻R(约2k),如希望得到较宽的输出脉冲，一般使用外接电阻。74121功能表6.6 发光二极管 发光二极管简称LED，采用砷化镓、镓铝砷、和磷化镓等材料制成，其内部结构为一个PN结，具有单向导电性。 当在发光二极管PN结上加正向电压时，PN结势垒降低，载流子的扩散运动大于漂移运动，致使P区的空穴注入到N区，N区的电子注入到P区，这样相互注入的空穴与电子相遇后会产生复合，复合时产生的能量大部分以光的形式出现，因此而发光。