《讲常用组合逻辑电路()》由会员分享，可在线阅读，更多相关《讲常用组合逻辑电路()（22页珍藏版）》请在金锄头文库上搜索。
1、6.1 数值比较器6.2 加法器6.3 组合电路综合设计,第6讲常用组合集成电路（2）,6.1 数值比较器,比较两个二进制数的大小的逻辑电路。,6.1.11位数值比较器,0 1 0,0 0 1,1 0 0,0 1 0,比较两个一位二进制数的大小的逻辑电路,Y(A=B) =AB,Y(A=B) =AB,6.1.2 多位数值比较器,A3B3,A3=B3,A2B2,A3=B3,A2=B2,A1B1,A3=B3,A2=B2,A1=B1,A0B0,A3=B3,A2=B2,A1=B1,A0=B0,A3=B3,A2=B2,A1=B1,A0B0,A3=B3,A2=B2,A1B1,A3=B3,A2B2,A3B3,
2、1 0 0,1 0 0,1 0 0,1 0 0,0 1 0,0 0 1,0 0 1,0 0 1,0 0 1,6.1.3 四位数值比较器74LS85,1 0 0,1 0 0,1 0 0,1 0 0,0 1 0,0 0 1,0 0 1,0 0 1,0 0 1,中规模集成四位数值比较器（CC14585）,6.1.3 四位数值比较器74LS85,低位比较结果,6.1.3 四位数值比较器74LS85,单片应用时扩展端的接法： 以不影响本片工作为原则 I(AB)= I(A=B) =1,两个二进制数相加，不考虑低位的进位称为“半加” 。,逻辑图：,逻辑符号：,真值表：,6.2一位数值加法器,CO=AB,1.
3、半加器,表达式：,2. 全加器,考虑来自低位的进位，将两个二进制数和来自低位的进位3个数相加,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,逻辑符号：,真值表：,表达式：,2. 全加器,2. 全加器,2. 全加器,3. 由半加器及或门组成的全加器,Coi =AiBi +（Ai Bi ）Ci-1,Si =Ai Bi Ci-1,Ai Bi,AiBi,（Ai Bi ）Ci-1,6.2.2位加法器,1.串行进位加法器,A3A2A1A0+B3B2B1B0=C4S3S2S1S0,C4,C3,C2,C1,低位,高位,2.超前进位加法器,则： Si =Pi Ci-1 Ci =Gi Pi Ci
4、-1,由：,定义：,.中规模集成四位超前进位全加器 （74LS283，74LS83）,A3,A2,A1,A0,B3,B2,B1,B0,CI,CO,S3,S2,S1,S0,0 1 0 1 1 0 1 0 0,0 1 1 1 1,0 0 1 1 0 1 1 0 0,0 1 0 0 1,1 1 1 0 0 1 1 1 1,1 0 1 1 0,四位超前进位全加器,（1）由全加器构成全减器,X3X2X1X0-Y3Y2Y1Y0,=X3X2X1X0+-Y3Y2Y1Y0补码,.中规模集成四位超前进位全加器的应用,A3,A2,A1,A0,B3,B2,B1,B0,CI,CO,S3,S2,S1,S0,X3 X2 X
5、1X0,T3 T2 T1 T0,Y3Y2Y1Y0,1,1 0 0 1 0 1 1 1,1 0 0 1 0,0 0 1 1 0 1 1 1,0 1 1 0 0,四位超前进位全加器,（1）由全加器构成全减器,低电平有借位,（3）由全加器构成全加/全减器,U=0，做加法：Xi + Yi + 0 Ai + Bi + Ci,U=1，做减法 Xi - Yi = Xi + + 1 Ai + Bi + Ci,所以：CI U,Ti Si,借位输出：,X3 X2 X1X0,U,（2）由全加器构成全加/全减器,T3 T2 T1 T0,（3）用全加器设计组合逻辑电路,例如：设计一个代码转换电路，将BCD码转换为余3码。,Y3Y2Y1Y0=DCBA+0011,Y3 Y2 Y1 Y0,D C B A,0 0 1 1 0,例如：用全加器设计BCD码转换为余3码的电路,
